用于功率因子校正的电路和操作方法技术

提出一种电路，包括(i)包括至少一个电子开关的第一开关路径，其中第一开关路径能够在两个方向上截止并在两个方向上导电地接通，以及(ii)包括第二电子开关的第二开关路径以及至少一个电容，其中每个电子开关设计有与电子开关并联或与电子开关串联的二极管线路。此外还给出一种用于操作这种电路的方法。

【技术实现步骤摘要】

本专利技术涉及一种用于功率因子校正的电路(也称Powerfaktorkorrektur，PFC)以及一种操作这类电路的方法。
技术实现思路
本专利技术的目的在于，改进用于功率因子校正的已知的方案。上述目的通过独立权利要求的特征实现。优选的实施方式能够尤其是由从属权利要求中得出。为了实现该目的，给出的电路包括：-第一开关路径，包括至少一个电子开关，其中该第一开关路径能够在两个方向上截止并且在两个方向上导电地接通。-第二开关路径，包括两个电子开关以及至少一个电容器，其中每个电子开关被实施为与电子开关并联的或与电子开关串联的二极管线路(Diodentrecke)。此处的优点在于，能避免在半导体开关切换时的不必要的高的切换损耗。例如能够在每个工作点提供低电感的换向路径。这有利地避免了在电子电路处的不期望的过压。同样的，能够实现任意电子开关的所谓的零电压切换(ZVS，zerovoltageswitching)。此外，有效的第一次接通也能够在电隔离的转换器(具有变压器)而不需要用于预加载附加的组件并且无需提高的组件负载的情况下实现。这里提出的方案例如具有优点在于，主开关电流能够使包括在附加的电流路径中的电容和二极管换向。电容通过有源控制的半导体开关继续充电。能够使用MOSFET半导体开关的体二极管，以便节约外部的二极管。由于在交流电压上运行，这个电容-MOSFET-网络能够对称的铺设。根据一个变体，第二开关路径的电子开关为两个并联连接的电子开关，其中每一个二极管线路与每一个开关串联连接。根据一个变体，第二开关路径的电子开关为RB-IGBT。RB-IGBT能够实施为分离的组件或包括多个分离的组件，例如IGBT和二极管。此种类型的RB-IGBT的功能能够借助不同的部件实现，例如所谓的MOSFET与附加的串联连接的二极管。根据一个变体，第二开关路径的电子开关具有两个并联连接的RB-IGBT，其中RB-IGBT彼此反并联地布置。根据一个变体，第二开关路径的电子开关为两个串联连接的电子开关，其中每一个二极管线路与每一个开关并联连接。根据一个变体，第二开关路径的电子开关为两个彼此反串联连接的MOSFET。第二开关路径包括至少一个电容，至少两个二极管线路以及至少两个电子开关，其中该电容的充电通过电流路径与二极管线路中的一个并且电容的放电通过通过电流路径与电子开关中的一个分别双向可控的实现。二极管线路包括分离的二极管或布置在电子开关中的一个二极管(例如所谓的逆二极管(Inversdiode)或体二极管)。由此第一开关路径以及第二开关路径能够被设置，以能够实施双向的接线。其能够例如借助于双向的接线元件实现，例如，通过两个反串联连接的电子开关(例如MOSFET)或通过两个反并联连接的RB-IGBT(反向截止“reverseblocking”IGBT)。相应的开关路径能够双向截止也能够双向导通。根据一个变体，第一开关路径包括两个n沟道MOSFET，其串联连接并且它们的漏极端子连接在一起。根据一个变体，第一开关路径包括两个n沟道MOSFET，其串联连接并且它们的源极端子连接在一起。根据一个变体，-第二开关路径包括由第一n沟道MOSFET，电容以及第二n沟道MOSFET组成的串联电路，其中电容被布置在第一以及第二n沟道MOSFET的漏极端子之间，-其中第二开关路径被布置为与所述第一开关路径并联。根据一个变体-第一开关路径具有由两个电子开关组成的串联电路，-第二开关路径的电子开关串联连接，-其中第一开关路径的电子开关的第一中心抽头与第二开关路径的电子开关的第二中心抽头连接。根据一个变体-第二开关路径具有第一电容，其与第一p沟道MOSFET串联连接，-其中第一p沟道MOSFET的源极端子与第二p沟道MOSFET的源极端子以及第二中心抽头连接，-其中第二p沟道MOSFET的漏极端子与第二电容连接。根据一个变体-第一开关路径具有由两个电子开关组成的串联电路，-第二开关路径的电子开关串联连接，-第二开关路径的电容被布置在第一开关路径的电子开关的第一中心抽头与第二开关路径的电子开关的第二中心抽头之间。根据一个变体-其中所述第二开关路径包括由第一n沟道MOSFET以及第二n沟道MOSFET组成的串联电路，第一n沟道MOSFET以及第二n沟道MOSFET利用它们的漏极端子与所述第二中心抽头连接，-所述第二开关路径的所述电容被布置在所述第二开关路径的所述第二中心抽头与所述第一开关路径的所述第一中心抽头之间。根据一个变体，第二开关路径的电子开关与至少一个电容串联连接。根据一个变体，第一开关路径具有两个反串联连接的电子开关，其串联连接。根据一个变体，第一开关路径具有两个反并联连接的RB-IGBT。第一开关路径特别是能够具有MOSFET以及第二开关路径特别是能够具有RB-IGBT，反之亦然。因此能够设置各自的电子开关，该开关能够在双向截止或导通。根据一个变体，电路还包括-输入电感，其布置在电路的输入端和第一开关路径之间，-谐振电路，包括谐振电感和谐振电容，其中谐振电路布置在第一开关路径和电路的输出端之间，-其中第一开关路径和第二开关路径彼此并联连接。根据一个变体，谐振电容具有第一电容器和第二电容器，-其中第一电容器借助谐振电感与变压器的初级侧串联连接；-其中第二电容器与变压器的次级侧连接。根据一个变体，-其中所述谐振电容通过第二二极管与负载连接，其中所述第二二极管的阴极指向负载的方向，并且-其中所述第一二极管被设置为，所述第一二极管的阴极与所述第二二极管的阳极连接并且所述第一二极管的阳极接地根据一个变体，-谐振电容经由另一第二电子开关与负载连接，并且-另一第一电子开关被设置为，根据该电子开关电电流路径能够被连接在节点和接地之间，其中节点被布置在谐振电容和第二开关之间。根据尤其分别能够被设计成MOSFET(例如n沟道MOSFET)的另外的(第一和第二)电子开关，能够是在从变压器的次级侧到其初级侧并且进一步沿着交流电网的方向的反馈操作。通过相移能够在此适合于反馈的能量的大小。根据一个变体，开关频率利用第一开关路径的电子开关中的至少一个控制，其大于谐振电路的谐振频率。根据一个变体，第二开关路径包括换向电路，其中换向电路被布置为，-在第一开关路径的电子开关中的一个的断开之后，电流流过第二开关路径的电子开关的二极管线路或电容。根据一个变体，第一开关路径的电子开关中的至少一个和/或第二开关路径的开关元件被驱控，使得实现零电压开关。根据一个变体，相应的电子开关是半导体开关。根据一个变体，相应的电子开关由调节电路来驱控。根据一个变体，电路为用于功率因子校正的电路。为了实现上述目的，还提出一种用于操作电路的方法，包括：-包括至少一个电子开关的第一开关路径，其中第一开关路径能够在两个方向上截止并在两个方向上导电地接通；-包括第二电子开关以及至少一个电容的第二开关路径，其中每个电子开关设计有与电子开关并联或与电子开关串联的二极管线路；-调节电路，其驱控第一开关路径的电子开关以及第二开关路径的电子开关，以使得在第一开关路径的电子开关中的一个的断开之后，电流流过第二开关路径的电子开关中的一个的二极管线路或第二开关路径的电容。二极管线路能够被实施为相应的电子开关的固件或与相应的电本文档来自技高网...

【技术保护点】
一种电路，包括：‑第一开关路径，包括至少一个电子开关，其中所述第一开关路径能够在两个方向上截止并且在两个方向上被导电地接通；‑第二开关路径，包括两个电子开关以及至少一个电容器，其中每个电子开关被实施为与所述电子开关并联的或与所述电子开关串联的二极管线路。

【技术特征摘要】
2015.10.06 DE 102015116995.91.一种电路，包括：-第一开关路径，包括至少一个电子开关，其中所述第一开关路径能够在两个方向上截止并且在两个方向上被导电地接通；-第二开关路径，包括两个电子开关以及至少一个电容器，其中每个电子开关被实施为与所述电子开关并联的或与所述电子开关串联的二极管线路。2.根据权利要求1所述的电路，其中所述第二开关路径的所述电子开关为两个并联连接的电子开关，其中每一个二极管线路与每一个开关串联连接。3.根据前述权利要求中任一项所述的电路，其中所述第二开关路径的所述两个电子开关为RB-IGBT。4.根据权利要求3所述的电路，其中所述第二开关路径的所述电子开关具有两个并联连接的RB-IGBT，其中所述RB-IGBT彼此反并联地布置。5.根据权利要求1所述的电路，其中所述第二开关路径的所述电子开关为两个串联连接的电子开关，其中每一个二极管线路与每一个开关并联连接。6.根据权利要求5所述的电路，其中所述第二开关路径的所述两个电子开关为两个彼此反串联连接的MOSFET。7.根据权利要求6所述的电路，其中所述第一开关路径包括两个n沟道MOSFET，所述两个n沟道MOSFET串联连接并且所述两个n沟道MOSFET的漏极端子连接在一起。8.根据权利要求6所述的电路，其中所述第一开关路径包括两个n沟道MOSFET，所述两个n沟道MOSFET串联连接并且所述两个n沟道MOSFET的源极端子连接在一起。9.根据权利要求6所述的电路，-其中所述第二开关路径包括由第一n沟道MOSFET、电容以及第二n沟道MOSFET组成的串联电路，其中所述电容被布置在所述第一n沟道MOSFET的所述漏极端子和所述第二n沟道MOSFET的所述漏极端子之间，-其中所述第二开关路径被布置为与所述第一开关路径并联。10.根据权利要求6所述的电路，-其中所述第一开关路径具有由两个电子开关组成的串联电路，-其中所述第二开关路径的所述电子开关串联连接，-其中所述第一开关路径的所述电子开关的第一中心抽头与所述第二开关路径的所述电子开关的第二中心抽头连接。11.根据权利要求10所述的电路，-其中所述第二开关路径具有第一电容，所述第一电容与第一p沟道MOSFET串联连接，-其中所述第一p沟道MOSFET的源极端子与第二p沟道MOSFET的源极端子以及所述第二中心抽头连接，-其中所述第二p沟道MOSFET的漏极端子与所述第二电容连接。12.根据权利要求6所述的电路，-其中所述第一开关路径具有由两个电子开关组成的串联电路，-其中所述第二开关路径的所述电子开关串联连接，-其中所述第二开关路径的所述电容被布置在所述第一开关路径的所述电子开关的所述第一中心抽头与所述第二开关路径的所述电子开关的所述第二中心抽头之间。13.根据权利要求12所述的电路，-其中所述第二开关路径包括由第一n沟道MOSFET以及第二n沟道MOSFET组成的串联电路，所述第一n沟道MOSFET以及所述第二n沟道MOSFET利用它们的漏极端子与所述第二中心抽头连接，-其中所述第二开关路径的所述电容被布置在所述第二开关路径的所述第二中心抽头与所述第一开关路径的所述第一中心抽头之间。14.根据前述权利要求中任一项所述的电路，其中所述第二开关路径的所述电子开关与所述至少一个电容串联连接。15.根据前述权利要求中任一项所述的电路，其中所述...

【专利技术属性】
技术研发人员：M·舍鲍姆，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT