一种电平驱动电路制造技术

本实用新型专利技术一种电平驱动电路，包括一个驱动波形产生电路和波形输出电路，驱动波形产生电路产生的波形通过波形输出电路输出，所述波形输出电路分为两路，一路是低压波形输出电路，另一路是高压波形输出电路；两路波形输出电路的波形输出连接各自继电器输入端，一个继电器输出互锁控制电路连接两个继电器控制端，根据需要选择两个继电器之一作为最终波形输出继电器。本实用新型专利技术通过低压和高压两部分电路结合的方式完美的解决了当前数字驱动板卡速率快驱动电压范围小的问题，在保证驱动波形速率的前提下，能够满足驱动电压范围-15V～+15V的应用测试要求。

【技术实现步骤摘要】

本技术属于集成电路测试领域。具体涉及一种电平驱动电路。
技术介绍
现在的数字芯片测试中，有部分芯片针对测试波形的驱动电压提出了更高的要求，例如一些带OTP烧写功能的数字芯片，它们在性能测试过程中要求驱动电压达到8V甚至是12V。还有一些数字芯片在Triming测试中需求一个10V的电压来开启它内部功能单元，若是开启失败则无法继续后面的功能测试。目前大部分的数字测试板卡都是使用现成的集成驱动芯片方案设计的。驱动芯片的主要厂商有PlanetATE，SemTech，AD，Maxim等。虽然使用集成驱动芯片的方案设计能够缩短开发周期、简化电路设计，板卡的性能同时也受到了驱动芯片的性能限制。这类集成驱动芯片的驱动电压范围基本都在（-3～+8）V之间，不能满足上述数字芯片的测试要求。采用自行设计电平驱动电路的方案，电路结构复杂，设计难度大，开发周期长。在保证驱动电压范围和波形质量的前提下，设计出的电路速率不能满足高频测试的需要。此外还有一种高压驱动的解决方案，是在集成驱动芯片后加入一个3倍运放跟随器，该设计方案虽然简单，但是性能受集成驱动芯片的限制。一是芯片本身输出的电压精度受其片上DAC限制；二是经过集成驱动芯片和运放跟随电路的多级运放后波形质量不能满足测试要求。
技术实现思路
本技术的目的是提出一种电平驱动电路，解决目前市售数字板卡不能满足某些数字芯片高压驱动测试的问题。为了实现上述目的，本技术的技术方案是：一种电平驱动电路，包括一个驱动波形产生电路和波形输出电路，驱动波形产生电路产生的波形通过波形输出电路输出，其中，所述波形输出电路分为两路，两路波形输出电路的波形输出连接各自继电器输入端，一个继电器输出互锁控制电路连接两个继电器控制端，根据需要选择两个继电器之一作为最终波形输出继电器。方案进一步是：所述两路波形输出电路，一路是低压波形输出电路，另一路是高压波形输出电路。方案进一步是：所述低压波形输出电路是输出电压范围是-3V～+8V的波形输出电路；所述高压波形输出电路是输出电压范围是-15V～+15V的波形输出电路。方案进一步是：所述输出电压范围是-3V～+8V的波形输出电路是集成驱动芯片电路，集成驱动芯片电路内部有比较器，能够完成本身以及外部信号的功能自检；所述输出电压范围是-15V～+15V的波形输出电路包括两路可变电平电路，两路可变电平均为-15V至+15V可调,两路可变电平电路输出分别连接至一个双路可控电子开关输入，双路可控电子开关输出为一路，所述驱动波形产生电路产生的波形连接至可控电子开关的控制端，所述驱动波形产生电路产生的波形控制双路可控电子开关，使两路可变电平交替导通从双路可控电子开关输出形成高压波形输出电路的输出。方案进一步是：所述高压波形输出电路的输出通过一个降压电路减压后连接至所述集成驱动芯片电路的自检输入端。方案进一步是：所述驱动波形产生电路和继电器输出互锁控制电路分别固化在可编程门阵列的FPGA电路中。本技术由驱动波形产生电路和波形输出电路组成，驱动波形产生电路产生的波形通过波形输出电路输出，波形输出电路分为两路，一路是由集成驱动芯片及其外围电路组成的输出电路，另一路是由两路可变电平电路和双路可控电子开关组成，两路波形输出电路的波形输出连接各自继电器输入端，一个继电器输出互锁控制电路连接两个继电器控制端，根据需要选择两个继电器之一作为最终波形输出继电器。本技术通过两路输出电路结合的方式完美的解决了当前数字驱动板卡速率快驱动电压范围小的问题，在保证驱动波形速率的前提下，能够满足驱动电压范围-15V～+15V的应用测试要求。下面结合附图和实施例对本技术作一详细描述。附图说明图1是电平驱动电路整体结构框图；图2是低速高压驱动模块框图。具体实施方式一种电平驱动电路，如图1和图2所示，包括一个作为波形产生逻辑模块1的驱动波形产生电路和波形输出电路2，驱动波形产生电路产生的波形通过波形输出电路输出，其中，所述波形输出电路分为两路，一路是低压波形输出电路，是输出频率在30MHz以上、输出电压范围是-3V～+8V的波形输出电路201，称为高速低压驱动电路；另一路是高压波形输出电路，是输出频率在30MHz以下、输出电压范围是-15V～+15V的波形输出电路202，称为低速高压驱动电路；两路波形输出电路的波形输出连接各自继电器3和4输入端，一个继电器输出互锁控制电路5连接两个继电器控制端，根据需要选择两个继电器之一作为最终波形输出继电器。实施例中：所述驱动波形产生电路和继电器输出互锁控制电路都是一种常用电路，可以用分立元件。本实施例如图1所示，将两个电路分别烧制固化在可编程门阵列的FPGA电路中，通过微处理器集中进行控制。因此，图1中的波形产生逻辑波形是通过FPGA实现的，它负责产生用户需要的驱动波形，FPGA产生的TTL驱动电平的波形速率要达到30MHz以上才能满足系统要求，建议FPGA选型时要注意。图1中的输出控制模块，即继电器输出互锁控制电路需要实现高速低压驱动电路和低速高压驱动电路的输出互斥功能，也就是说其中一路继电器闭合的情况下，另一路的继电器要断开。此外在自检或者电路未使用的情况下，要保证这2路的继电器都是断开状态，实现以上功能可以使用FPGA控制的方案。在最后的输出控制上采用自动控制的方式，用户不需要关心使用哪一部分电路来完成测试，在用户层函数中根据用户输入的参数系统就会选择相应的电路完成输出。实施例中：高速低压驱动电路，即：所述输出频率在30MHz以上、输出电压范围是-3V～+8V的波形输出电路是集成驱动芯片电路，集成驱动芯片电路内部有比较器，能够完成本身以及外部信号的功能自检，其型号为ISL55169，该电路除具有自身自检功能外，还有对外部电路检验的输入端口；因此，图1中的高速低压驱动电路采用的是集成驱动芯片设计方案，外围电路按照芯片手册设计即可，该芯片的驱动电压范围是-3V～+8V，驱动波形速率最大支持66MHz。此外芯片还集成有比较器，能够完成整个模块的功能自检。所述输出频率在30MHz以下、输出电压范围是-15V～+15V的波形输出电路包括两路可变电平电路，两路可变电平均为-15V至+15V可调，如图2所示，两路可变电平电路分别由两个可变输入电平a和b,以及与之相连的运算放大器c和d组成；两路可变电平电路输出分别连接至一个双路可控电子开关203输入，双路可控电子开关输出为一路，所述驱动波形产生电路产生的波形连接至可控电子开关的控制端，所述驱动波形产生电路产生的波形控制双路可控电子开关，使两路可变电平交替导通从双路可控电子开关输出形成另一路高压波形输出电路的输出。因此，图1中的低速高压驱动电路的结构如图2所示。为了保证信号的精度建议产生两路电平的DAC分辨率达到16bit。为了保证能够快速通断继电器，双路可控电子开关是一种模拟开关，模拟开关要求通断时间在10ns以内，内部电阻在10欧姆以内。此外运算放大器c和d电路用到的运放以及模拟开关的两相供电电压本文档来自技高网...

【技术保护点】
一种电平驱动电路，包括一个驱动波形产生电路和波形输出电路，驱动波形产生电路产生的波形通过波形输出电路输出，其特征在于，所述波形输出电路分为两路，两路波形输出电路的波形输出连接各自继电器输入端，一个继电器输出互锁控制电路连接两个继电器控制端，根据需要选择两个继电器之一作为最终波形输出继电器。

【技术特征摘要】
1.一种电平驱动电路，包括一个驱动波形产生电路和波形输出电路，驱动波形产生电路产生的波形通过波形输出电路输出，其特征在于，所述波形输出电路分为两路，两路波形输出电路的波形输出连接各自继电器输入端，一个继电器输出互锁控制电路连接两个继电器控制端，根据需要选择两个继电器之一作为最终波形输出继电器。
2.根据权利要求1所述的电平驱动电路，其特征在于，所述两路波形输出电路，一路是低压波形输出电路，另一路是高压波形输出电路。
3.根据权利要求2所述的电平驱动电路，其特征在于，所述低压波形输出电路是输出电压范围是-3V～+8V的波形输出电路；所述高压波形输出电路是输出电压范围是-15V～+15V的波形输出电路。
4.根据权利要求3所述的电平驱动电路，其特征在于，所述输出电压范围是-3V～+8V的波形输出电路是集成驱动芯片电路，集...

【专利技术属性】
技术研发人员：安冬冬，周鹏，赵运坤，
申请(专利权)人：北京华峰测控技术有限公司，
类型：新型
国别省市：北京;11