一种数据采集卡制造技术

本实用新型专利技术涉及一种数据采集卡，解决了冲击试验机检测精度不高的问题。一种数据采集卡，包括带有金手指的板卡，所述板卡上设有若干信号接口、SRAM、EEPROM储存器和FPGA可编程芯片，所述若干信号接口和所述EEPROM储存器分别与所述FPGA可编程芯片连接，所述FPGA可编程芯片包括SPI总线、Ctrl-FIFO、SRAM-Ctrl、DMA、PCIE-Core和命令消息，所述SPI总线、所述Ctrl-FIFO、所述SRAM-Ctrl、所述SRAM、所述DMA和所述PCIE-Core依次连接，所述Ctrl-FIFO与所述命令消息连接，所述命令消息和所述SRAM-Ctrl分别与所述PCIE-Core连接，所述PCIE-Core与所述金手指连接。

【技术实现步骤摘要】

本技术涉及一种数据采集卡。
技术介绍
冲击试验机是对金属材料在动负荷下抵抗冲击性能进行检测的仪器。冲击试验机包括夏比缺口冲击试验机和示波冲击试验机，其中，夏比缺口冲击试验机根据摆锤冲击前位能与冲击后剩余位能之差在度盘上显示出来的方式，得到试样的吸收功；示波冲击试验机根据仪器化冲击锤测量冲击全过程中施加的力，以实现推导出加速度、微位移和能量。由于测量信号的动态特性和试样冲击发生时间短暂，因而，力信号的动态特征要求每毫秒至少采集1000个数据点才能精确的表现外加力，以实现冲击试验机通过足够的数据点刻画试验信号的动态部分。然而，现有的冲击试验机检测结果的精确度有所不足。
技术实现思路
本技术所要解决的问题就是提供一种数据采集卡，提高冲击试验机检测结果的精度。为解决上述问题，本技术提供如下技术方案：一种数据采集卡，包括带有金手指的板卡，所述板卡上设有若干信号接口、SRAM、EEPROM储存器和FPGA可编程芯片，所述若干信号接口和所述EEPROM储存器分别与所述FPGA可编程芯片连接，所述FPGA可编程芯片包括SPI总线、Ctrl-FIFO、SRAM-Ctrl、DMA、PCIE-Core和命令消息，所述SPI总线、所述Ctrl-FIFO、所述SRAM-Ctrl、所述SRAM、所述DMA和所述PCIE-Core依次连接，所述Ctrl-FIFO与所述命令消息连接，所述命令消息和所述SRAM-Ctrl>分别与所述PCIE-Core连接，所述PCIE-Core与所述金手指连接。本技术中，Ctrl-FIFO(先入先出队列控制模块)用于控制数字信号写入FIFO，当FIFO采集到一定数量的数字信号时，SRAM-Ctrl(存储器控制模块)将FIFO采集到的数字信号写入SRAM，PCIE-Core用于控制SRAM-Ctrl是否将Ctrl-FIFO采集到的数字信号写入SRAM，DMA将SRAM内的数字信号高速传递给PCIE-Core。如此设计，提高FPGA可编程芯片处理数字信号的速度，数据采集卡安装在冲击试验机上，当FPGA可编程芯片处理数字信号的速度提高时，冲击试验机每毫秒采集到的数据点将会得到增加，从而实现提高冲击试验机检测结果的精度。本技术中，FPGA可编程芯片包括SPI总线、Ctrl-FIFO、SRAM-Ctrl、DMA和PCIE-Core。如此设计，数据采集卡的集成度提高、体积减小、生产成本低、可靠性好。本技术中，金手指只是一个插接件，即物理连接器。FPGA可编程芯片的PCIE-Core逻辑完成PC到数据采集开的桥接。本技术中，数据采集卡通过FPGA可编程芯片分别与电荷放大器和电桥输入兼容，以方便用户选择传感器。本技术中，命令消息的作用是解析PCIE-Core发过来的数据，例如，PCIE-Core写I2C的参数数据，PCIE-Core写开始采集数字信号的命令，PCIE-Core写返回I2C的参数数据等。进一步的，所述FPGA可编程芯片还包括I2C，所述EEPROM储存器与所述命令消息之间通过所述I2C连接。如此设计，实现EEPROM储存器中的相关参数传递给PC。进一步的，所述若干信号接口包括第一信号接口、第二信号接口和第三信号接口，所述第一信号接口和所述第二信号接口分别与所述SPI总线通过AD转换电路连接，所述FPGA可编程芯片还包括正交编码器和I/0，所述正交编码器和所述I/0分别与所述第三信号接口连接。AD转换电路将第一信号接口的模拟信号和第二信号接口的模拟信号转换为数字信号。进一步的，所述第一信号接口与所述AD转换电路的连接电路上设有精密放大器。精密放大器用于放大第一信号接口的模拟信号。附图说明图1是本技术优选实施例中数据采集卡的结构示意图。具体实施方式参照图1，一种数据采集卡，包括带有金手指11的板卡1，板卡1上设置有若干信号接口、FPGA可编程芯片2、EEPROM储存器3和SRAM4，若干信号接口和EEPROM储存器3分别与FPGA可编程芯片2连接，FPGA可编程芯片2包括PCIE-Core21、Ctrl-FIFO22、SPI总线23、SRAM-Ctrl24、DMA25和命令消息26，SPI总线23、Ctrl-FIFO22、SRAM-Ctrl24、SRAM4、DMA25和PCIE-Core21依次连接，Ctrl-FIFO22与命令消息26连接，命令消息26和SRAM-Ctrl24分别与PCIE-Core21连接，PCIE-Core21与金手指11连接。参照图1，若干信号接口包括第一信号接口12、第二信号接口13和第三信号接口14，第一信号接口12与SPI总线23通过AD转换电路连接，本实施例为便于区分，将所述AD转换电路称为第一AD转换电路5，第一信号接口12的模拟信号经过第一AD转换电路5转换为数字信号后，传递给SPI总线23；第二信号接口13与SPI总线23通过AD转换电路连接，本实施例为便于区分，将所述AD转换电路称为第二AD转换电路7，第二信号接口12的模拟信号经过第二AD转换电路7转换为数字信号后，传递给SPI总线23。FPGA可编程芯片2还包括正交编码器28和I/029，正交编码器28与第三信号接口14连接，第三信号接口14的正交编码信号传递给正交编码器28，I/029与第三信号接口14连接，第三信号接口14的DI信号传递给I/029，I/029的D0信号传递给第三信号接口14。参照图1，本技术数据采集卡的工作原理：第一步，FPGA可编程芯片2将EEPROM储存器3的相关参数通过金手指11传递给PC；第二步，PC根据接收到的相关参数生成相关的命令信号，PC通过金手指11将命令信号传递给PCIE-Core21，PCIE-Core21接收到命令信号后，通过命令消息26控制Ctrl-FIFO22高速采集SPI总线23的数字信号；第三步，SRAM-Ctrl24将FIFO-Ctrl22高速采集到的数字信号通过写入SRAM4，直至SRAM4的上半区写满数字信号；第四步，当SRAM4的上半区写满数字信号时，SRAM-Ctrl24生成中断信号，SRAM-Ctrl24将停止信号传递给PCIE-Core21，PCIE-Core21将接收到的中断信号通过金手指11传递给PC，PC相应中断，与此同时，PCIE-Core21根据中断信号启动DMA25；第五步，DMA25读取SRAM4的数字信号，并将该数字信号高速传递给本文档来自技高网...

【技术保护点】
一种数据采集卡，其特征在于，包括带有金手指的板卡，所述板卡上设有若干信号接口、SRAM、EEPROM储存器和FPGA可编程芯片，所述若干信号接口和所述EEPROM储存器分别与所述FPGA可编程芯片连接，所述FPGA可编程芯片包括SPI总线、Ctrl‑FIFO、SRAM‑Ctrl、DMA、PCIE‑Core和命令消息，所述SPI总线、所述Ctrl‑FIFO、所述SRAM‑Ctrl、所述SRAM、所述DMA和所述PCIE‑Core依次连接，所述Ctrl‑FIFO与所述命令消息连接，所述命令消息和所述SRAM‑Ctrl分别与所述PCIE‑Core连接，所述PCIE‑Core与所述金手指连接。

【技术特征摘要】
1.一种数据采集卡，其特征在于，包括带有金手指的板卡，所述板卡上设
有若干信号接口、SRAM、EEPROM储存器和FPGA可编程芯片，所述若干信
号接口和所述EEPROM储存器分别与所述FPGA可编程芯片连接，所述FPGA
可编程芯片包括SPI总线、Ctrl-FIFO、SRAM-Ctrl、DMA、PCIE-Core和命令消
息，所述SPI总线、所述Ctrl-FIFO、所述SRAM-Ctrl、所述SRAM、所述DMA
和所述PCIE-Core依次连接，所述Ctrl-FIFO与所述命令消息连接，所述命令消
息和所述SRAM-Ctrl分别与所述PCIE-Core连接，所述PCIE-Core与所述金手...

【专利技术属性】
技术研发人员：沈波，
申请(专利权)人：杭州朗杰测控技术开发有限公司，
类型：新型
国别省市：浙江;33