半导体封装件及其制法制造技术

一种半导体封装件及其制法，半导体封装件包括增层结构、至少一半导体组件、封装胶体以及强化层。增层结构具有相对的第一底面与第一顶面。半导体组件设置于增层结构的第一顶面上并电性连接增层结构。封装胶体形成于增层结构的第一顶面上以包覆半导体组件，且封装胶体具有相对的第二底面与第二顶面，第二底面面向增层结构的第一顶面。强化层形成于封装胶体的第二顶面上、增层结构与封装胶体之间、或增层结构的第一底面上。藉此，本发明专利技术可减少封装胶体的翘曲与半导体组件的破裂情形。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装件及其制法，特别是指一种具有强化层的半导体封装件及其制法。
技术介绍
覆晶(Flip-Chip)技术因具有缩小芯片封装面积及缩短讯号传输路径等优点，目前已经广泛应用于芯片封装领域。例如，芯片尺寸构装(ChipScalePackage,CSP)、芯片直接贴附封装(DirectChipAttached,DCA)、及多芯片模块封装(MultiChipModule,MCM)等型态的封装模块，均可以利用覆晶技术达到封装的目的。在覆晶封装制程中，由于芯片与线路基板的热膨胀系数的差异甚大，故芯片外围的凸块无法与线路基板上对应的接点形成良好的接合，使得凸块可能自线路基板上剥离。另一方面，随着集成电路的积集度的增加，因芯片与线路基板的间的热膨胀系数(CoefficientofThermalExpansion,CTE)不匹配(mismatch)，以致所产生的热应力(thermalstress)与翘曲(warpage)的现象也日益严重，从而导致芯片与线路基板之间的电性连接可靠度(reliability)下降，并造成信赖性测试的失败。为了解决上述问题，现有技术提出了采用穿硅中介板(Throughsiliconinterposer,TSI)制作线路基板的制程，藉由穿硅中介板与芯片的硅材质接近，以有效避免热膨胀系数不匹配所产生的问题，例如图1所示的半导体封装件1。图1为绘示现有技术的一半导体封装件1的剖视示意图。该半导体封装件1包括一线路基板10、一穿硅中介板11、多个焊球12、一凸块底下金属层13、一芯片14以及多个焊球15。该线路基板10具有相对的第一表面10a与第二表面10b、多个焊垫101及多个焊垫102。该穿硅中介板11具有相对的底面11a与顶面11b、一第一线路层111、一第二线路层112、多个硅导通孔(ThroughSiliconVia,TSV)113、一第一绝缘保护层114及一第二绝缘保护层115，该些硅导通孔113电性连接该第一线路层111及第二线路层112。该些焊球12电性连接该线路基板10与该第一线路层111，该凸块底下金属层13形成于该第二线路层112上。该芯片14具有多个焊垫141，并透过该些焊球15与该凸块底下金属层13电性连接该第二线路层112。该半导体封装件1除可避免上述问题外，也可使其整体尺寸更加缩小，例如一般线路基板的最小线宽/线距仅能做到12/12微米(μm)，而当芯片的输入输出(IO)数增加时，现有的线路基板的线宽/线距并无法再缩小，故须加大线路基板的面积以提高布线密度，方可接置具有高输入输出数的芯片。但因图1的半导体封装件1是将该芯片14接置于一具有硅导通孔113的穿硅中介板11上，藉由该穿硅中介板11作为转接板，以将该芯片14电性连接至该线路基板10上，该穿硅中介板11可以半导体制程做出线宽/线距为3/3微米或以下，故当该芯片14具有高输入输出数时，该穿硅中介板11的面积已足够连接高输入输出数的芯片14。同时，将该芯片14连接于该穿硅中介板11的电性传输速度，亦较该芯片14直接接置于该线路基板10的速度来的快又高，此因该穿硅中介板11具有细线宽/线距与电性传输距离短的特性。惟，上述具有该穿硅中介板11的半导体封装件1的制作成本过高，故目前业界积极开发不具有该穿硅中介板11且体积小于该半导体封装件1的封装结构，因而发展出无硅基材的线路互连封装技术(SiLessInterconnectTechnology)，其主要制程例如图2A至图2E所示。图2A至图2E为绘示现有技术的另一半导体封装件2及其制法的剖视示意图。该半导体封装件2的主要制法如下：如图2A所示，先提供一承载板20与一增层结构21，该承载板20具有相对的第一表面20a与第二表面20b，该增层结构21具有相对的第一底面21a与第一顶面21b、至少一介电层211、多个导电盲孔212、至少一线路层213及多个电性连接垫214，且该增层结构21的第一底面21a与第一顶面21b上分别形成有第一绝缘保护层22及第二绝缘保护层23。接着，将该承载板20设置于该第一绝缘保护层22上，并形成凸块底下金属层24于该些电性连接垫214上。如图2B所示，提供一芯片25且其具有相对的主动面25a与被动面25b、以及多个焊垫251，并藉由多个焊球26将该芯片25接置于该凸块底下金属层24上。如图2C所示，形成底胶27于该芯片25与该第二绝缘保护层23之间。如图2D所示，形成一具有相对的第二底面28a与第二顶面28b的封装胶体28于该第二绝缘保护层23上。如图2E所示，藉由机械研磨方式，自该第二顶面28b薄化该封装胶体28的厚度。之后，可再进行薄化与蚀刻该承载板20等后续作业。惟，上述半导体封装件2的制法中，由于该封装胶体28(或底胶27)与该芯片25的热膨胀系数的差异甚大，以致该封装胶体28会产生翘曲，故需以机械研磨方式薄化该封装胶体28。如有需要加强该芯片25的散热效果，则会再进一步研磨以外露出该芯片25的被动面25b。然而，即使薄化该封装胶体28的厚度，甚至外露出该芯片25的被动面25b，仍然无法使该封装胶体28的翘曲现象完全消除，导致该芯片25容易产生裂痕或破裂(crack)的情形。因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
技术实现思路
本专利技术为提供一种半导体封装件及其制法，可减少封装胶体的翘曲与半导体组件的破裂情形。本专利技术提供一种半导体封装件，其包括：增层结构，其具有相对的第一底面与第一顶面；至少一半导体组件，其设置于该增层结构的第一顶面上，且该半导体组件电性连接该增层结构；封装胶体，其形成于该增层结构的第一顶面上以包覆该半导体组件，该封装胶体具有相对的第二底面与第二顶面，且该第二底面面向该增层结构的第一顶面；以及强化层，其形成于该封装胶体的第二顶面上、该增层结构与该封装胶体之间、或该增层结构的第一底面上。当该强化层是形成于该封装胶体的第二顶面上、或该增层结构与该封装胶体之间时，该半导体封装件可包括第一绝缘保护层，该第一绝缘保护层形成于该增层结构的第一底面上，并具有多个第一贯穿孔以分别外露出该增层结构的多个导电盲孔。该半导体封装件可包括多个第二电性连接垫，其形成于该第一绝缘保护层上至该些第一贯穿孔内以分别电性连接该些导电盲孔。当该本文档来自技高网...

【技术保护点】
一种半导体封装件，其特征为，该半导体封装件包括：增层结构，其具有相对的第一底面与第一顶面；至少一半导体组件，其设置于该增层结构的第一顶面上，且该半导体组件电性连接该增层结构；封装胶体，其形成于该增层结构的第一顶面上以包覆该半导体组件，该封装胶体具有相对的第二底面与第二顶面，且该第二底面面向该增层结构的第一顶面；以及强化层，其形成于该封装胶体的第二顶面上、该增层结构与该封装胶体之间、或该增层结构的第一底面上。

【技术特征摘要】
2014.11.18 TW 1031398711.一种半导体封装件，其特征为，该半导体封装件包括：
增层结构，其具有相对的第一底面与第一顶面；
至少一半导体组件，其设置于该增层结构的第一顶面上，且该半
导体组件电性连接该增层结构；
封装胶体，其形成于该增层结构的第一顶面上以包覆该半导体组
件，该封装胶体具有相对的第二底面与第二顶面，且该第二底面面向
该增层结构的第一顶面；以及
强化层，其形成于该封装胶体的第二顶面上、该增层结构与该封
装胶体之间、或该增层结构的第一底面上。
2.如权利要求1所述的半导体封装件，其特征为，该增层结构具
有至少一介电层、多个形成于该介电层中的导电盲孔、及至少一形成
于该介电层上并电性连接该些导电盲孔的线路层，且该线路层具有多
个第一电性连接垫。
3.如权利要求1所述的半导体封装件，其特征为，当该强化层是
形成于该封装胶体的第二顶面上、或该增层结构与该封装胶体之间时，
该半导体封装件还包括第一绝缘保护层，该第一绝缘保护层形成于该
增层结构的第一底面上，并具有多个第一贯穿孔以分别外露出该增层
结构的多个导电盲孔。
4.如权利要求3所述的半导体封装件，其特征为，该半导体封装
件还包括多个第二电性连接垫，其形成于该第一绝缘保护层上至该些
第一贯穿孔内以分别电性连接该些导电盲孔。
5.如权利要求1所述的半导体封装件，其特征为，当该强化层是
形成于该封装胶体的第二顶面上时，该半导体封装件还包括形成于该
强化层上的绝缘层。
6.如权利要求5所述的半导体封装件，其特征为，该半导体封装
件还包括黏着层，其形成于该封装胶体与该强化层之间。
7.如权利要求1所述的半导体封装件，其特征为，当该强化层是
形成于该增层结构与该封装胶体之间时，该强化层具有多个开孔以分
别外露出该增层结构的多个第一电性连接垫。
8.如权利要求1所述的半导体封装件，其特征为，当该强化层是
形成于该增层结构的第一底面上时，该半导体封装件还包括第一绝缘
保护层与多个第二贯穿孔，该第一绝缘保护层形成于该增层结构与该
强化层之间，该些第二贯穿孔形成于该强化层至该第一绝缘保护层中
以分别外露出该增层结构的多个导电盲孔。
9.如权利要求8所述的半导体封装件，其特征为，该半导体封装
件还包括绝缘层，其形成于该强化层与该些第二贯穿孔的壁面上。
10.如权利要求9所述的半导体封装件，其特征为，该半导体封装
家还包括多个第二电性连接垫，其形成于该绝缘层上至该些第二贯穿
孔内以分别电性连接该些导电盲孔。
11.如权利要求1所述的半导体封装件，其特征为，该半导体封装
件还包括第二绝缘保护层，其形成于该增层结构的第一顶面上，并外
露出该增层结构的多个第一电性连接垫。
12.如权利要求1所述的半导体封装件，其特征为，该半导体封装
件还包括凸块底下金属层与多个导电组件，该凸块底下金属层形成于
该增层结构的多个第一电性连接垫上，该些导电组件形成于该半导体
组件与该凸块底下金属层之间。
13.如权利要求12所述的半导体封装件，其特征为，该半导体封
装件还包括底胶，其形成于该半导体组件的主动面上以包覆该凸块底

\t下金属层与该些导电组件。
14.如权利要求1所述的半导体封装件，其特征为，该强化层的材
质为弹性材料、缓冲材料或半导体材料。
15.如权利要求1所述的半导体封装件，其特征为，当该强化层是
形成于该封装胶体的第二顶面或该增层结构的第一底面上时，该强化
层的材质为硅。
16.如权利要求1所述的半导体封装件，其特征为，当该强化层是
形成于该增层结构与该封装胶体之间时，该强化层的材质为聚苯恶唑。
17.一种半导体封装件的制法，其特征为，该制法包括：
提供一具有相对的第一底面与第一顶面的增层结构；
设置至少一半导体组件于该增层结构的第一顶面上，且该半导体
组件电性连接该增层结构；
形成一具有相对的第二底面与第二顶面的封装胶体于该增层结构
的第一顶面上以包覆该半导体组件，且该第二底面面向该增层结构的
第一顶面；
自该第二顶面薄化该封装胶体的厚度；以及
形成强化层于该封装胶体的第二顶面上。
18.一种半导体封装件的制法，其特征为，该制法包括：
提...

【专利技术属性】
技术研发人员：卢慧娟，卢俊宏，吴柏毅，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71