逐次逼近寄存器型模数转换器及其相关方法技术

技术编号:15106036 阅读:79 留言:0更新日期:2017-04-08 16:40
本发明专利技术提供一种SAR ADC,包括比较器、输入开关单元、正转换电容器阵列、负转换电容器阵列和SAR控制器。输入开关单元将差分模拟输入信号交替耦合及去耦合到比较器。正转换电容器阵列和负转换电容器阵列在采样阶段采样所述差分模拟输入信号。SAR控制器在采样阶段结束时复位电容器阵列中的多个开关来将采样的电压改变成残留信号,在转换阶段根据比较器的输出产生中间数字码来控制所述多个开关,以将残留信号转换为中间数字码,根据中间数字码产生数字码,以及在转换阶段结束时使用反转的中间数字码来控制所述多个开关。本发明专利技术的SAR ADC及其相关方法对于ELD补偿没有额外的硬件要求。

【技术实现步骤摘要】

本专利技术涉及一种逐次逼近寄存器型(successiveapproximationregister,SAR)模数转换器(ADC),更具体地,涉及一种在连续时间Δ-Σ调制器中使用时具有固有的过量环路延迟(excessloopdelay,ELD)补偿特性的SARADC。
技术介绍
用于模数转换的Δ-Σ调制器是现代信号/音频/视频处理电路和通信电路的关键组成部分。Δ-ΣADC基于过采样技术以减少感兴趣的频带中的噪声。利用过采样,所述Δ-ΣADC内的量化器可以是具有较低分辨率来符合成本效益的简单ADC。由于实际电路块总是在执行取样、量化和数模转换中引入一些时间延迟,因此过量环路延迟(以下简称ELD)是连续时间Δ-Σ调制器中一种众所周知的非理想特性。ELD在高采样率Δ-Σ调制器中是一个重要的问题,这是由于其对性能和稳定性的不利影响。因此,需要一种技术来处理ELD问题。
技术实现思路
因此,为了解决上述问题,本专利技术提出一种SARADC。所提出的SARADC的其中一个优势在于当在连续时间Δ-Σ调制器中使用时其固有的ELD补偿特性。根据本专利技术的一实施例,提供一种SARADC。该SARADC产生数字码以响应于差分模拟输入信号,包括比较器、输入开关单元、正转换电容器阵列、负转换电容器阵列和SAR控制器。比较器具有第一输入端子和第二输入端子。输入开关单元被设置为在采样阶段将所述差分模拟输入信号耦合到所述比较器以及在转换阶段将所述差分模拟输入信号去耦合到所述比较器。正转换电容器阵列包括多个第一正电容器和多个第一正开关,被设置为在采样阶段采样所述差分模拟输入信号的正端,其中每个第一正电容器分别被耦接在所述比较器的所述第一输入端子和相应的第一正开关之间,用于选择性地将所述第一正电容器耦合到第一参考电压或公共电压。负转换电容器阵列包括多个第一负电容器和多个第一负开关,被设置为在采样阶段采样所述差分模拟输入信号的负端,其中每个第一负电容器分别被耦接在所述比较器的所述第二输入端子和相应的第一负开关之间,用于选择性地将所述第一负电容器耦合到所述第一参考电压或所述公共电压。逐次逼近寄存器控制器被设置为在采样阶段结束时复位所述多个第一正开关及所述多个第一负开关来将所述比较器的所述第一输入端子和所述第二输入端子之间的输入电压差改变成残留信号;在所述转换阶段根据所述比较器的输出产生中间数字码来控制所述多个第一正开关及所述多个第一负开关,以将所述残留信号转换为所述中间数字码;根据所述中间数字码产生所述数字码;以及在转换阶段结束时使用反转的中间数字码来控制所述多个第一正开关及所述多个第一负开关。根据本专利技术的一实施例,提供一种SARADC。该SARADC产生数字码以响应于差分模拟输入信号,包括比较器、具有极性反转单元的输入开关、正转换电容器阵列、负转换电容器阵列和SAR控制器。比较器具有第一输入端子和第二输入端子。具有极性反转单元的输入开关被设置为在采样阶段将所述差分模拟输入信号耦合到所述比较器以及在转换阶段将所述差分模拟输入信号去耦合到所述比较器,在正常周期中将所述差分模拟输入信号正端和负端分别耦合到所述比较器的所述第一输入端子和所述第二输入端子,以及在交替周期中将所述差分模拟输入信号的所述正端和所述负端分别耦合到所述比较器的所述第二输入端子和所述第一输入端子,其中每个所述正常周期和所述交替周期包括所述采样阶段和所述转换阶段。正转换电容器阵列包括多个第一正电容器和多个第一正开关,被设置为在采样阶段采样所述比较器的所述第一输入端子的电压,其中,每个第一正电容器分别被耦接在所述比较器的所述第一输入端和相应的第一正开关之间,用于选择性地将所述第一正电容器耦合到第一参考电压或公共电压。负转换电容器阵列包括多个第一负电容器和多个第一负开关,被设置为在采样阶段采样所述比较器的所述第二输入端子的电压,其中,每个第一负电容器分别被耦接在所述比较器的所述第二输入端和相应的第一负开关之间,用于选择性地将所述第一负电容器耦合到所述第一参考电压或所述公共电压。逐次逼近寄存器控制器被设置为在采样阶段结束时复位所述多个第一正开关及所述多个第一负开关来将所述比较器的所述第一输入端子和所述第二输入端子之间的输入电压差改变成残留信号;在所述转换阶段根据所述比较器的输出产生中间数字码来控制所述多个第一正开关及所述所述多个第一负开关,以将所述残余信号转换为所述中间数字码;在每个交替周期通过反转所述中间数字码来产生所述数字码。根据本专利技术的一实施例,提供一种SARADC。该SARADC产生数字码以响应于模拟输入信号,包括比较器、输入开关单元、转换电容器阵列和SAR控制器。比较器具有第一输入端子和第二输入端子,其中所述第二输入端子耦合于基准电压。输入开关单元被设置为在采样阶段将所述模拟输入信号耦合到所述比较器以及在转换阶段将所述模拟输入信号去耦合到所述比较器。转换电容器阵列包括多个第一电容器和多个第一开关,被设置为在采样阶段采样所述模拟输入信号,其中每个第一电容器分别被耦接在所述比较器的所述第一输入端子和相应的第一开关之间,用于选择性地将所述第一电容器耦合到第一参考电压或公共电压。逐次逼近寄存器控制器被设置为在采样阶段结束时复位所述多个第一开关来将所述采样模拟输入信号改变成残留信号;在所述转换阶段根据所述比较器的输出产生中间数字码来控制所述多个第一开关,以将所述残留信号转换为所述中间数字码;根据所述中间数字码产生所述数字码;以及在转换阶段结束时使用反转的中间数字码来控制所述多个第一开关。根据本专利技术的一实施例,提供一种SARADC。该SARADC产生数字码以响应于模拟输入信号,包括比较器、具有极性反转单元的输入开关、转换电容器阵列和SAR控制器。比较器具有第一输入端子和第二输入端子,其中所述第二输入端子耦合于基准电压。具有极性反转单元的输入开关被设置为在采样阶段将所述模拟输入信号耦合到所述比较器以及在转换阶段将所述模拟输入信号去耦合到所述比较器,并且每个交替周期对所述模拟输入信号执行极性反转以产生修改输入信号,其中一个周期包括所述采样阶段和所述转换阶段。转换电容器阵列包括多个第一电容器和多个第一开关,被设置为在采样阶段采样所述修改输入信号,其中每个第一电容器分别被耦接在所述比较器的所述第一输入端子和相应的第一开关之间,用于选择性地将所述第一电容器耦合到第一参考电压或公共电压。逐次逼近寄存器控制器被设置为本文档来自技高网...

【技术保护点】
一种逐次逼近寄存器型模数转换器,其特征在于,用于产生数字码以响应于差分模拟输入信号,包括:比较器,具有第一输入端子和第二输入端子;输入开关单元,被设置为在采样阶段将所述差分模拟输入信号耦合到所述比较器以及在转换阶段将所述差分模拟输入信号去耦合到所述比较器;正转换电容器阵列,包括多个第一正电容器和多个第一正开关,被设置为在采样阶段采样所述差分模拟输入信号的正端,其中每个第一正电容器分别被耦接在所述比较器的所述第一输入端子和相应的第一正开关之间,用于选择性地将所述第一正电容器耦接到第一参考电压或公共电压;负转换电容器阵列,包括多个第一负电容器和多个第一负开关,被设置为在采样阶段采样所述差分模拟输入信号的负端,其中每个第一负电容器分别被耦接在所述比较器的所述第二输入端子和相应的第一负开关之间,用于选择性地将所述第一负电容器耦接到所述第一参考电压或所述公共电压;以及逐次逼近寄存器控制器,被设置为在采样阶段结束时复位所述多个第一正开关及所述多个第一负开关来将所述比较器的所述第一输入端子和所述第二输入端子之间的输入电压差改变成残留信号;在所述转换阶段根据所述比较器的输出产生中间数字码来控制所述多个第一正开关及所述所述多个第一负开关,以将所述残留信号转换为所述中间数字码;根据所述中间数字码产生所述数字码;以及在转换阶段结束时使用反转的中间数字码来控制所述多个第一正开关及所述多个第一负开关。...

【技术特征摘要】
2014.11.07 US 62/076,699;2015.10.22 US 14/919,8301.一种逐次逼近寄存器型模数转换器,其特征在于,用于产生数字码以响
应于差分模拟输入信号,包括:
比较器,具有第一输入端子和第二输入端子;
输入开关单元,被设置为在采样阶段将所述差分模拟输入信号耦合到所述
比较器以及在转换阶段将所述差分模拟输入信号去耦合到所述比较器;
正转换电容器阵列,包括多个第一正电容器和多个第一正开关,被设置为
在采样阶段采样所述差分模拟输入信号的正端,其中每个第一正电容器分别被
耦接在所述比较器的所述第一输入端子和相应的第一正开关之间,用于选择性
地将所述第一正电容器耦接到第一参考电压或公共电压;
负转换电容器阵列,包括多个第一负电容器和多个第一负开关,被设置为
在采样阶段采样所述差分模拟输入信号的负端,其中每个第一负电容器分别被
耦接在所述比较器的所述第二输入端子和相应的第一负开关之间,用于选择性
地将所述第一负电容器耦接到所述第一参考电压或所述公共电压;以及
逐次逼近寄存器控制器,被设置为在采样阶段结束时复位所述多个第一正
开关及所述多个第一负开关来将所述比较器的所述第一输入端子和所述第二输
入端子之间的输入电压差改变成残留信号;在所述转换阶段根据所述比较器的
输出产生中间数字码来控制所述多个第一正开关及所述所述多个第一负开关,
以将所述残留信号转换为所述中间数字码;根据所述中间数字码产生所述数字
码;以及在转换阶段结束时使用反转的中间数字码来控制所述多个第一正开关
及所述多个第一负开关。
2.如权利要求1所述的逐次逼近寄存器型模数转换器,其特征在于,还包
括:
正缩放电容器阵列,包括多个第二正电容器和多个第二正开关,被设置为

\t在采样阶段采样所述差分模拟输入信号的正端,其中每个第二正电容器分别被
耦接在所述比较器的所述第一输入端子和相应的第二正开关之间,用于选择性
地将所述第二正电容器耦接到第二参考电压或所述公共电压;
负缩放电容器阵列,包括多个第二负电容器和多个第二负开关,被设置为
在采样阶段采样所述差分模拟输入信号的负端,其中每个第二负电容器分别被
耦接在所述比较器的所述第二输入端子和相应的第二负开关之间,用于选择性
地将所述第二负电容器耦接到所述第二参考电压或所述公共电压,
其中所述逐次逼近寄存器控制器在采样阶段结束时复位所述多个第二正开
关及所述多个第二负开关。
3.如权利要求2所述的逐次逼近寄存器型模数转换器,其特征在于,所述
逐次逼近寄存器控制器在转换阶段结束时使用反转的中间数字码来控制所述多
个第二正开关及所述多个第二负开关。
4.如权利要求2所述的逐次逼近寄存器型模数转换器,其特征在于,所述
逐次逼近寄存器控制器在转换阶段结束时使用中间数字码来控制所述多个第二
正开关及所述多个第二负开关。
5.如权利要求2所述的逐次逼近寄存器型模数转换器,其特征在于,每个
第二正电容器的第二电容值为所述对应的第一正电容器的第一电容值的K倍以
及每个第二负电容器的第二电容值为所述对应的第一负电容器的第一电容值的
K倍。
6.如权利要求2所述的逐次逼近寄存器型模数转换器,其特征在于,所述
第二参考电压为所述第一参考电压的K倍。
7.一种逐次逼近寄存器型模数转换器,其特征在于,用于产生数字码以响
应于差分模拟输入信号,包括:
比较器,具有第一输入端子和第二输入端子;
具有极性反转单元的输入开关,被设置为在采样阶段将所述差分模拟输入
信号耦合到所述比较器以及在转换阶段将所述差分模拟输入信号去耦合到所述
比较器,在正常周期中将所述差分模拟输入信号正端和负端分别耦合到所述比
较器的所述第一输入端子和所述第二输入端子,以及在交替周期中将所述差分
模拟输入信号的所述正端和所述负端分别耦合到所述比较器的所述第二输入端
子和所述第一输入端子,其中每个所述正常周期和所述交替周期包括所述采样
阶段和所述转换阶段;
正转换电容器阵列,包括多个第一正电容器和多个第一正开关,被设置为
在采样阶段采样所述比较器的所述第一输入端子的电压,其中,每个第一正电
容器分别被耦接在所述比较器的所述第一输入端子和相应的第一正开关之间,
用于选择性地将所述第一正电容器耦接到第一参考电压或公共电压;
负转换电容器阵列,包括多个第一负电容器和多个第一负开关,被设置为
在采样阶段采样所述比较器的所述第二输入端子的电压,其中,每个第一负电
容器分别被耦接在所述比较器的所述第二输入端子和相应的第一负开关之间,
用于选择性地将所述第一负电容器耦接到所述第一参考电压或所述公共电压;
以及
逐次逼近寄存器控制器,被设置为在采样阶段结束时复位所述多个第一正
开关及所述多个第一负开关来将所述比较器的所述第一输入端子和所述第二输
入端子之间的输入电压差改变成残留信号;在所述转换阶段根据所述比较器的
输出产生中间数字码来控制所述多个第一正开关及所述多个第一负开关,以将
所述残留信号转换为所述中间数字码;在每个交替周期通过反转所述中间数字
码来产生所述数字码。
8.如权利要求7所述的逐次逼近寄存器型模数转换器,其特征在于,还包
括:
正缩放电容器阵列,包括多个第二正电容器和多个第二正开关,被设置为
在采样阶段采样所述比较器的所述第一输入端子的电压,其中每个第二正电容
器分别被耦接在所述比较器的所述第一输入端子和相应的第二正开关之间,用
于选择性地将所述第二正电容器耦接到第二参考电压或所述公共电压;
负缩放电容器阵列,包括多个第二负电容器和多个第二负开关,被设置为
在采样阶段采样所述比较器的所述第二输入端子的电压,其中每个第二负电容
器分别被耦接在所述比较器的所述第二输入端子和相应的第二负开关之间,用
于选择性地将所述第二负电容器耦接到所述第二参考电压或所述公共电压,
其中所述逐次逼近寄存器控制器在采样阶段结束时复位所述多个第二正开
关及所述多个第二负开关。
9.如权利要求8所述的逐次逼近寄存器型模数转换器,其特征在于,所述
逐次逼近寄存器控制器在转换阶段结束时使用所述中间数字码来控制所述多个
第二正开关及所述多个第二负开关。
10.如权利要求8所述的逐次逼近寄存器型模数转换器,其特征在于,所述
逐次逼近寄存器控制器在转换阶段结束时使用反转的中间数字码来控制所述多
个第二正开关及所述多个第二负开关。
11.如权利要求8所述的逐次逼近寄存器型模数转换器,其特征在于,每个
第二正电容器的第二电容值为所述对应的第一正电容器的第一电容值的K倍以
及每个第二负电容器的第二电容值为所述对应的第一负电容器的第一电容值的
K倍。
12.如权利要求8所述的逐次逼近寄存器型模数转换器,其特征在于,所述
第二参考电压为所述第一参考电压的K倍。
13.一种逐次逼近寄存器型模数转换器,其特征在于,用于产生数字码以响
应于模拟输入信号,包括:
比较器,具有第一输入端子和第二输入端子,其中所述第二输入端子耦合
于基准电压;
输入开关单元,被设置为在采样阶段将所述模拟输入信号耦合到所述比较
器以及在转换阶段将所述模拟输入信号去耦合到所述比较器;
转换电容器阵列,包括多个第一电容器和多个第...

【专利技术属性】
技术研发人员:王麒云蔡仁哲朱书纬
申请(专利权)人:联发科技股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1