存储器匹配线动态锁存电路制造技术

本发明专利技术涉及一种存储器匹配线动态锁存电路，包括电压控制电路、预充电保持电路和锁存电路，电压控制电路连接存储器的匹配线，预充电保持电路包括控制端和输出端，预充电保持电路的控制端用于接收控制信号，预充电保持电路的输出端连接所述电压控制电路和锁存电路。通过电压控制电路对匹配线进行充电控制，使匹配线在充放电时在电源电压分压之后的电压与地之间翻转，降低了匹配线的翻转电压，能有效减少存储器所耗费的功耗。

【技术实现步骤摘要】

本专利技术涉及存储器
，特别是涉及一种存储器匹配线动态锁存电路。
技术介绍
TCAM(ternarycontentaddressablememory)是一种三态内容可寻址存储器，主要用于网络路由芯片的ACL(AccessControlList，访问控制列表)查找。TCAM可以比较逻辑“1”和逻辑“0”外还可以有一种状态是“don’tcare”不比较，因此称之为三态比较。TCAM的存储单元组成一个阵列，在一行上的所有存储单元都挂在ml(matchline，匹配线)上，当这一行的所有存储单元都匹配时ml＝1，当有大于等于1个存储单元不匹配时就会mismatch(不匹配)，ml被下拉到0。在一个TCAM存储阵列当中通常只会有少数存储单元行匹配，而其它的存储单元行都处在mismatch的状态，各存储单元行的状态通常是路由表的应用决定的，而路由表一般不会存相同的内容到不同行去。这样就会导致每一次搜索TCAM时，大部分行的ml需要充放电。传统的TCAM都是将ml充电到电源电压vdd，然后mismatch时将ml放电到0电位。ml的电压总是在电源电压和地之间翻转，导致TCAM功耗非常大。
技术实现思路
基于此，有必要针对上述问题，提供一种可降低存储器功耗的存储器匹配线动态锁存电路。一种存储器匹配线动态锁存电路，包括电压控制电路、预充电保持电路和锁存电路，所述电压控制电路连接存储器的匹配线，所述预充电保持电路包括控制端和输出端，所述预充电保持电路的控制端用于接收控制信号，所述预充电保持电路的输出端连接所述电压控制电路和锁存电路，所述电压控制电路用于接收使能信号，在所述使能信号为第一类型电平且所述匹配线对应的存储单元不进行搜索时，接收所述预充电保持电路输出的电源电压进行分压后对所述匹配线进行充电；所述预充电保持电路在所述控制信号为第一类型电平时接入外部电源，并由所述预充电保持电路的输出端输出电源电压，以及在所述控制信号为第二类型电平时停止接入外部电源，并使所述预充电保持电路的输出端的电平保持为所述电源电压；所述锁存电路用于接收采样时钟信号，所述锁存电路在所述采样时钟信号为第一类型电平，且所述预充电保持电路的输出端输出第二类型电平时处于保持状态；在所述采样时钟信号为第二类型电平，且所述预充电保持电路的输出端输出第一类型电平时输出第二类型电平；在所述采样时钟信号为第二类型电平，且所述预充电保持电路的输出端输出第二类型电平时输出第一类型电平。上述存储器匹配线动态锁存电路，预充电保持电路在控制信号为第一类型电平时接入外部电源进行预充电，并在控制信号为第二类型电平时保持输出端电平为电源电压。电压控制电路在使能信号为第一类型电平且匹配线对应的存储单元不进行搜索时，对预充电保持电路的输出端的电源电压进行分压后对匹配线进行充电。通过电压控制电路对匹配线进行充电控制，使匹配线在充放电时在电源电压分压之后的电压与地之间翻转，降低了匹配线的翻转电压，能有效减少存储器所耗费的功耗。附图说明图1为一实施例中存储器匹配线动态锁存电路的结构示意图；图2为一实施例中存储器匹配线动态锁存电路的原理图；图3为一实施例中存储器匹配线动态锁存电路相关信号的波形图；图4为另一实施例中存储器匹配线动态锁存电路相关信号的波形图。具体实施方式在一个实施例中，一种存储器匹配线动态锁存电路，适用于TCAM(ternarycontentaddressablememory，三态内容寻址存储器)等存储器。如图1所示，该电路包括电压控制电路110、预充电保持电路120和锁存电路130，电压控制电路110连接存储器的匹配线ml，预充电保持电路120包括控制端和输出端，预充电保持电路120的控制端用于接收控制信号pch，预充电保持电路120的输出端连接电压控制电路110和锁存电路130。电压控制电路110用于接收使能信号en_lp，在使能信号en_lp为第一类型电平且匹配线ml对应的存储单元不进行搜索时，接收预充电保持电路120输出的电源电压进行分压后对匹配线ml进行充电。电平的类型具体包括高电平和低电平两种，本实施例中，第一类型电平为低电平，第二类型电平为高电平，可以理解，在其他实施例中，也可以是第一类型电平为高电平，第二类型电平为低电平。电压控制电路110在使能信号en_lp为低电平且匹配线ml对应的存储单元不进行搜索时，对预充电保持电路120输出的电源电压进行分压处理，利用分压后的电压对匹配线ml进行充电，使匹配线在充放电时在分压之后的电压与地之间翻转。此外，电压控制电路110还可在使能信号en_lp为高电平时处于导通状态，使预充电保持电路120与匹配线ml连接。预充电保持电路120在控制信号pch为第一类型电平时接入外部电源(电源电压为vdd)，并由预充电保持电路120的输出端输出电源电压vdd，以及在控制信号pch为第二类型电平时停止接入外部电源，并使预充电保持电路120的输出端的电平保持为电源电压vdd。具体地，预充电保持电路120在控制信号pch为低电平时接入外部电源进行预充电，使其输出端的电平达到电源电压vdd。若匹配线ml对应的存储单元不进行搜索，预充电保持电路120输出的电压经降压后对匹配线ml进行充电。预充电保持电路120在控制信号pch为高电平时停止接入外部电源，使其输出端电平保持为电源电压VDD，即输出端为高电平。若匹配线ml对应的存储单元进行搜索，此时匹配线ml包括匹配和不匹配两种状态，匹配线ml处于不匹配状态时接地，预充电保持电路120的输出端电平降低至低电平；匹配线ml处于匹配状态时为高电平，预充电保持电路120的输出端电平继续保持为高电平。锁存电路130用于接收采样时钟信号clk_s，锁存电路130在采样时钟信号clk_s为第一类型电平，且预充电保持电路120的输出端输出第二类型电平时处于保持状态；在采样时钟信号clk_s为第二类型电平，且预充电保持电路120的输出端输出第一类型电平时输出第二类型电平；在采样时钟信号clk_s为第二类型电平，且预充电保持电路120的输出端输出第二类型电平时输出第一类型电平。具体地，锁存电路130根据采样时钟信号clk_s和预充电保持电路120的输出端电平的类型不同，由锁存电路130的输出端ml_o输出对应的电平信号。锁存电路130在采样时钟信号clk_s为低电平且预充电保持电路120的输出端为高电平时处于保持状态，锁存电路130的输出端ml_o保持上一次送出的值。本实施例中，控制信号pch和采样时钟信号clk_s为相同的时钟信号，同时为高电平或低电平。上述存储器匹配线动态锁存电路，预充电保持电路120在控制信号pch为第一类型电平时接入外部电源进行预充电，并在控制信号pch为第二类型电平时保持输出端电平为电源电压vdd。电压控制电路110在使能信号en_lp为第一类型电平且匹配线ml对应的存储单元不进行搜索时，对预充电保持电路120的输出端的电源电压进行分压后对匹配线ml进行充电。通过电压控制电路110对匹配线ml进行充电控制，使匹配线ml在充放电时在电源电压vdd分压之后的电压与地之间翻转，降低了匹配线ml的翻转电压，能有效减少存储器所耗费的功耗。在一个实施例中，如图2所示，电压控制电路110包括第本文档来自技高网...

【技术保护点】
一种存储器匹配线动态锁存电路，其特征在于，包括电压控制电路、预充电保持电路和锁存电路，所述电压控制电路连接存储器的匹配线，所述预充电保持电路包括控制端和输出端，所述预充电保持电路的控制端用于接收控制信号，所述预充电保持电路的输出端连接所述电压控制电路和锁存电路，所述电压控制电路用于接收使能信号，在所述使能信号为第一类型电平且所述匹配线对应的存储单元不进行搜索时，接收所述预充电保持电路输出的电源电压进行分压后对所述匹配线进行充电；所述预充电保持电路在所述控制信号为第一类型电平时接入外部电源，并由所述预充电保持电路的输出端输出电源电压；以及在所述控制信号为第二类型电平时停止接入外部电源，并使所述预充电保持电路的输出端的电平保持为所述电源电压；所述锁存电路用于接收采样时钟信号，所述锁存电路在所述采样时钟信号为第一类型电平，且所述预充电保持电路的输出端输出第二类型电平时处于保持状态；在所述采样时钟信号为第二类型电平，且所述预充电保持电路的输出端输出第一类型电平时输出第二类型电平；在所述采样时钟信号为第二类型电平，且所述预充电保持电路的输出端输出第二类型电平时输出第一类型电平。

【技术特征摘要】
1.一种存储器匹配线动态锁存电路，其特征在于，包括电压控制电路、预充电保持电路和锁存电路，所述电压控制电路连接存储器的匹配线，所述预充电保持电路包括控制端和输出端，所述预充电保持电路的控制端用于接收控制信号，所述预充电保持电路的输出端连接所述电压控制电路和锁存电路，所述电压控制电路用于接收使能信号，在所述使能信号为第一类型电平且所述匹配线对应的存储单元不进行搜索时，接收所述预充电保持电路输出的电源电压进行分压后对所述匹配线进行充电；所述预充电保持电路在所述控制信号为第一类型电平时接入外部电源，并由所述预充电保持电路的输出端输出电源电压；以及在所述控制信号为第二类型电平时停止接入外部电源，并使所述预充电保持电路的输出端的电平保持为所述电源电压；所述锁存电路用于接收采样时钟信号，所述锁存电路在所述采样时钟信号为第一类型电平，且所述预充电保持电路的输出端输出第二类型电平时处于保持状态；在所述采样时钟信号为第二类型电平，且所述预充电保持电路的输出端输出第一类型电平时输出第二类型电平；在所述采样时钟信号为第二类型电平，且所述预充电保持电路的输出端输出第二类型电平时输出第一类型电平。2.根据权利要求1所述的存储器匹配线动态锁存电路，其特征在于，所述电压控制电路包括第一开关管、第二开关管和第一反相器，所述第一反相器的输入端用于接收所述使能信号，所述第一反相器的输出端连接所述第一开关管的控制端；所述第一开关管的第一端连接所述匹配线，所述第一开关管的第二端连接所述预充电保持电路的输出端；所述第二开关管的控制端接入外部电源，所述第二开关管的第一端连接所述预充电保持电路的输出端，所述第二开关管的第二端连接所述匹配线。3.根据权利要求2所述的存储器匹配线动态锁存电路，其特征在于，所述第一开关管为P沟道MOS管。4.根据权利要求2所述的存储器匹配线动态锁存电路，其特征在于，所述第二开关管为N...

【专利技术属性】
技术研发人员：郭敏，谢海春，蒋汉柏，廖北平，
申请(专利权)人：醴陵恒茂电子科技有限公司，
类型：发明
国别省市：湖南;43