分栅式场效应晶体管制造技术

一种CMP兼容的分栅式场效应晶体管装置。该装置包括分栅式结构，其具有沟槽、栅电极和源电极。第一多晶硅层被设置在该沟槽内，并被连接到栅电极上。第二多晶硅层被连接到源电极上，其中，该第一多晶硅层和第二多晶硅层是独立的。

Gate field effect transistor

CMP compatible gate type field effect transistor device. The device comprises a gate type structure which is provided with a groove, a grid electrode and a source electrode. The first polysilicon layer is disposed in the trench and is connected to the gate electrode. The second polysilicon layer is connected to the source electrode, wherein the first polysilicon layer and the second polysilicon layer are independent.

【技术实现步骤摘要】
本申请是申请日为2010年10月20日的中国专利申请号为201080046269.3(国际申请号为PCT/US2010/053452)的题为“分栅式场效应晶体管”的国际申请的分案。本专利技术要求由Terrill等人于2009年10月20日提交的第61253455号，标题为“STRUCTURESOFANDMETHODSOFFABRICATINGSPLITGATEMISDEVICES”的美国临时专利申请的优先权，在此结合其全文作为参考。
本专利技术涉及沟槽型MOS晶体管(trenchMOStransistor)。
技术介绍
功率MOSFET(金属氧化物半导体场效应晶体管)包括在模拟和数字电路应用中作为节省能量的开关实现的最有用的场效应晶体管中的一种。通常，基于沟槽的功率MOSFET是使用与平面结构相对立的垂直结构建立的。这种垂直结构使晶体管能够维持较高的闭锁电压和较高的电流。传统的沟槽型MOS晶体管已经实现了比平面的MOS晶体管高得多的元件密度。但是，更加密集的节距和沟槽结构增加了栅极-漏极叠加电容和栅极-漏极电荷。在较高的密度下，对于给定的击穿电压，这些结构的电阻主要受到外延电阻的限制。这种所谓的分栅式结构拟克服这种传统的沟槽型结构性能的若干缺陷。在这种结构中，被连接到源极的屏蔽的多晶硅(shieldedpoly)被置于沟槽中栅极多晶硅之下。已知分栅式结构具有更好的转换、击穿电压，并且具有更低的接通电阻特征。但是，由于这种分栅式结构的复杂性，其制造更加困难。而且，在较高的密度下，需要将这种分栅式结构埋在顶部绝缘氧化物之下，以便能够利用节省空间自对准接触技术(self-alignedcontacttechnique)。在这些条件下，在沟槽里面形成绝缘氧化物、栅极多晶硅、内部多晶硅氧化物和屏蔽多晶硅的难点非常具有挑战性。
技术实现思路
实施例包括制造分栅式MIS装置的结构和方法。本文的实施例实现了高密度的功率场效应晶体管，其避免了由栅极氧化物分散引起的通道移动的问题，其在较高的电流下展示出较低的正向电压(Vf)；并且，其呈现较短的通道长度，以便更快速地转换。本专利技术可应用DC-DC转换作为同步整流晶体管。在一个实施例中，本专利技术被实现为分栅式场效应晶体管装置。该装置包括分栅式结构，其具有沟槽、栅电极和源电极、被设置在沟槽内并与源电极连接的第一多晶硅层(polylayer)。第二多晶硅层被设置在沟槽内并与栅电极连接，其中，该第一多晶硅层和第二多晶硅层是独立的。在一个实施例中，该装置进一步包括将第二多晶硅层连接到栅电极的栅极接触点，以及，将第一多晶硅层连接到源电极上的源极接触点。这两个接触点都在沟槽区内。在一个实施例中，该装置进一步包括有源区体(activeregionbody)和源极接触点，其中，有源区体和源极接触点被设置在同一表面平面上。在一个实施例中，该同一表面平面是经由CMP兼容处理建立的。在一个实施例中，使用布局方法，以使CMP兼容处理能够在与有源区源极接触点相同的表面平面上，将第一多晶硅层与源电极连接，并将第二多晶硅与栅电极连接。在一个实施例中，本专利技术被实现成CMP兼容分栅式场效应晶体管装置。该装置包括分栅式结构，其具有沟槽、栅电极和源电极。该装置进一步包括被设置在沟槽内并连接到源电极的第一多晶硅层，被设置在沟槽内并连接到栅电极的第二多晶硅层，其中，第一多晶硅层和第二多晶硅层是独立的。该装置进一步包括被设置在分栅式结构上的金属层。在一个实施例中，该装置进一步包括将第二多晶硅层连接到栅电极的栅极接触点，以及将第一多晶硅层连接到源电极的源极接触点。这两个接触点都在沟槽区内。在一个实施例中，该装置进一步包括有源区体和源极接触点，其中，有源区体和源极接触点设置在同一表面平面上。在一个实施例中，该同一表面平面是经由CMP兼容处理建立的。在一个实施例中，使用布局方法以使得CMP兼容处理能够在与有源区源极接触点相同的表面平面上，将第一多晶硅层连接源电极，并将第二多晶硅层连接栅电极。在一个实施例中，本专利技术被实现成平面分栅式场效应晶体管装置，其包括：该装置包括分栅式结构，其具有沟槽、栅电极和源电极。该装置进一步包括被设置在沟槽内并连接到源电极的第一多晶硅层、被设置在沟槽内并被连接到栅电极上的第二多晶硅层，其中，第一多晶硅层和第二多晶硅层是独立的。该装置进一步包括被设置在分栅式结构上的金属层，并且其中，第一多晶硅层和第二多晶硅层是共面的。在一个实施例中，该装置进一步包括将第二多晶硅层连接到栅电极的栅极接触点，和将第一多晶硅层连接到源电极的源极接触点。这两个接触点都在沟槽区内。在一个实施例中，该装置进一步包括有源区体和源极接触点，其中，有源区体和源极接触点被设置在同一表面平面上。在一个实施例中，同一表面平面是经由CMP兼容处理建立的。在一个实施例中，使用布局方法，以使CMP兼容处理能够在与有源区源极接触点相同的表面平面上，将第一多晶硅层连接源电极，并且将第二多晶硅层连接栅电极。前述是一种概括，并因此根据必要性包括简化的、一般化的以及省略细节的内容；因此，那些本领域技术人员将体会到，本概括仅是说明性的，并非意图以任何方式构成限制。在其它方面，在下面阐述的非限制性详细说明中，如通过权利要求书单独定义的本专利技术的专利技术特征和优点将变得显而易见。附图说明被结合在本说明书中，并且构成本说明书的一部分的附图说明了本专利技术的实施例，并且与本说明书一同起到解释本专利技术的原理的作用：图1示出了依据本专利技术的一个实施例的分栅式结构的俯视图；图2A示出了从依据本专利技术的一个实施例的图1中切割线A-A’观察的第一横截面视图；图2B示出了从依据本专利技术的一个实施例的图1中切割线B-B’观察的第二横截面视图；图2C示出了从依据本专利技术的一个实施例的图1中切割线C-C’观察的第三横截面视图；图3A示出了依据本专利技术的一个实施例，使用通过CMP的表面平坦化实现分栅式结构的第一示范性顺序处理步骤；图3B示出了依据本专利技术的一个实施例，使用通过CMP的表面平坦化实现分栅式结构的第二示范性顺序处理步骤；图3C示出了依据本专利技术的一个实施例，使用通过CMP的表面平坦化实现分栅式结构的第三示范性顺序处理步骤，本图示出了在第一多晶硅CMP之后的处理配置；图3D示出了依据本专利技术的一个实施例，使用通过CMP的表面平坦化本文档来自技高网...

【技术保护点】
一种CMP兼容的分栅式场效应晶体管装置，包括：分栅式结构，具有沟槽、栅电极和源电极；源极接触点，其连接所述源电极；第一多晶硅层，被设置在所述沟槽之内，并且连接到所述源电极；第二多晶硅层，被设置在所述沟槽之内，连接到所述栅电极；栅极接触点，其连接所述第二多晶硅层，其中，所述第一多晶硅层和所述第二多晶硅层是独立的，并且其中，所述沟槽里面的氧化物的顶部、有源区体的表面、所述源极接触点和所述栅极接触点是共面的；以及设置在所述分栅式结构上的金属层。

【技术特征摘要】
2009.10.20 US 61/253,455;2010.08.26 US 12/869,5541.一种CMP兼容的分栅式场效应晶体管装置，包括：
分栅式结构，具有沟槽、栅电极和源电极；
源极接触点，其连接所述源电极；
第一多晶硅层，被设置在所述沟槽之内，并且连接到所述源电极；
第二多晶硅层，被设置在所述沟槽之内，连接到所述栅电极；
栅极接触点，其连接所述第二多晶硅层，其中，所述第一多晶硅层和所
述第二多晶硅层是独立的，并且其中，所述沟槽里面的氧化物的顶部、有源
区体的表面、所述源极接触点和所述栅极接触点是共面的；以及
设置在所述分栅式结构上的金属层。
2.一种CMP兼容的分栅式场效应晶体管装置，包括：
分栅式结构，具有沟槽、栅电极和源电极；
第一多晶硅层，被设置在所述沟槽之内，并且连接到所述源电极；
源极接触点，其将所述第一多晶硅层连接到所述源电极；
第二多晶硅层，被设置在所述沟槽之内，连接到所述栅电极；
栅极接触点，其将所述第二多晶硅层连接到所述栅电极，其中，所述沟
槽里面的氧化物的顶部、有源区体的表面、所述...

【专利技术属性】
技术研发人员：K特里尔，G杨，C帕克，
申请(专利权)人：维西埃硅化物公司，
类型：发明
国别省市：美国;US