低压超结MOSFET终端结构及其制造方法技术

本发明专利技术公开了一种低压超结MOSFET终端结构，包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。本发明专利技术能够保持终端击穿电压不变的前提下，减少器件生产中的光罩数量，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低器件生产成本。

Low voltage super junction MOSFET terminal structure and manufacturing method thereof

The invention discloses a low voltage super junction MOSFET terminal structure, including the active region of epitaxial layer division and terminal region, the active region is arranged in a deep trench active region, the terminal area is arranged in the containing at least two deep trench, terminal area and around the deep trench of the active region, at least one a deep trench terminal area near the deep trench active region for isolating ring, at least one deep trench terminal area near the scribing groove for a polysilicon layer and a stop ring; the isolating ring deposition within the polar surface of metal short circuit zero potential, the stop ring floating. The invention can maintain the premise of terminal breakdown voltage at the same time, reduce the number of devices in the production of the mask, and can be achieved with traditional semiconductor manufacturing process, will not increase the difficulty of process, thereby reducing the cost of production device.

【技术实现步骤摘要】

本专利技术属于属于半导体功率器件
，具体涉及一种低压超结MOSFET终端结构及其制造方法。
技术介绍
对于传统的功率MOSFET器件，器件导通电阻(Ron)与源漏击穿电压存在一定的折衷关系（Ron∝BV2.5），长久以来限制了功率MOSFET器件的发展。低压超结MOSFET利用电荷平衡原理，使得N型漂移区即使在较高掺杂浓度的情况下也能实现器件较高的击穿电压，从而获得较低的导通电阻，打破了传统功率MOSFET的理论硅极限。然而由于器件终端电场相对集中，使得其击穿电压比较低，所以一个好的终端设计对于功率器件不可或缺。器件的市场竞争力除了器件自身良好的电性能参数外，还取决于自身制造成本。降低单个器件成本可以从两个方便着手，一是通过优化设计，不断增加单个硅片上面的器件数量；二是降低硅片的工艺成本，而工艺成本主要取决于流片工艺中的光刻版数量。目前现有的低压超结MOSFET在生产制造时，在场氧化层回刻时会采用场氧化层光刻工艺以保留终端隔离环区域表面的场氧化层，用以作为p阱注入时的掩蔽层，只刻蚀掉有源区及截止环区上方的场氧化层，在p阱注入之后会形成p-n结作为终端的截止环，此种方法在刻蚀场氧化层时需要使用光刻版。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种低压超结MOSFET终端结构及其制造方法。为达到上述目的，本专利技术的技术方案是这样实现的：本专利技术实施例提供一种低压超结MOSFET终端结构，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。上述方案中，所述终端深沟槽之间的间距为1um及以上。上述方案中，所述隔离环与截止环相互靠近的两条深沟槽间距在5um及以上。上述方案中，所述终端区深沟槽的宽度等于或大于所述有源区深沟槽的宽度。本专利技术实施例还提供一种低压超结MOSFET终端结构的制造方法，该方法通过以下步骤实现：步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；步骤二：在n型外延上通过光刻、干法腐蚀形成深沟槽，所述深沟槽包括有源区深沟槽与终端区深沟槽，所述终端区深沟槽包围有源区深沟槽；步骤三：通过湿法热氧化工艺在所述深沟槽底部和侧壁生长场氧化层；步骤四：通过多晶硅淀积工艺进行第一次多晶硅淀积；步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平；步骤六：通过干法加湿法腐蚀工艺去除表面场氧化层；步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使所述有源区深沟槽上方得到两个互相连接的浅沟槽，所述终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧；步骤九：第二次多晶硅淀积；步骤十：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极；步骤十一：P-BODY注入，形成P阱；步骤十二：N+注入，形成器件源极；步骤十三：介质层淀积，接触孔光刻及孔腐蚀；步骤十四：完成接触孔钨填充，和表面金属工艺形成器件正面结构；步骤十五：最后完成背面金属工艺，形成器件漏端，完成低压超结MOSFET终端结构。上述方案中，所述步骤六具体为：步骤一：场氧化层腐蚀工艺采用氧化层干法腐蚀工艺与湿法腐蚀工艺共同完成，先干法腐蚀剩余1000±200?厚度的氧化层，然后采用湿法腐蚀将剩余氧化层全部剥除；步骤二：场氧化层腐蚀完成后氧化层向深沟槽内凹陷不大于500?。与现有技术相比，本专利技术的有益效果：本专利技术能够保持终端击穿电压不变的前提下，减少器件生产中的光罩数量，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低器件生产成本。附图说明图1为本专利技术器件的截面图；图2为本专利技术步骤一的示意图；图3为本专利技术步骤二的示意图；图4为本专利技术步骤三的示意图；图5为本专利技术步骤四的示意图；图6为本专利技术步骤五的示意图；图7为本专利技术步骤六的示意图；图8为本专利技术步骤七的示意图；图9为本专利技术步骤八的示意图；图10为本专利技术步骤九的示意图；图11为本专利技术步骤十的示意图；图12为本专利技术步骤十一的示意图；图13为本专利技术步骤十二的示意图；图14为本专利技术步骤十三的示意图；图15为本专利技术步骤十四的示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术实施例提供一种低压超结MOSFET终端结构，如图1所示，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；本专利技术采用深沟槽结构替代了传统的p-n结做终端区的截止环，这样P-阱注入可以进行普注，不再需要场氧作掩蔽层，因此在场氧化层回刻时不需要额外的光刻版。在所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。考虑到工艺实现问题，作为本专利技术的一种优选方案：所述终端深沟槽之间的间距为1um及以上；所述隔离环与截止环相互靠近的两条深沟槽间距在5um及以上；所述终端区深沟槽的宽度等于或大于所述有源区深沟槽的宽度。本专利技术实施例提供一种低压超结MOSFET终端结构的制造方法，如图1-15所示，该方法通过以下步骤实现：步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层，如图2所示；步骤二：在n型外延上通过光刻、干法腐蚀形成深沟槽，所述深沟槽包括有源区深沟槽与终端区深沟槽，所述终端区深沟槽包围有源区深沟槽，如图3所示；步骤三：通过湿法热氧化工艺在所述深沟槽底部和侧壁生长场氧化层，如图4所示；步骤四：通过多晶硅淀积工艺进行第一次多晶硅淀积，如图5所示；步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平，如图6所示；步骤六：通过干法加湿法腐蚀工艺去除表面场氧化层，如图7所示；步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使所述有源区深沟槽上方得到两个互相连接的浅沟槽，所述终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻，如图8所示；步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧，如图本文档来自技高网...

【技术保护点】
一种低压超结MOSFET终端结构，其特征在于，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。

【技术特征摘要】
1.一种低压超结MOSFET终端结构，其特征在于，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。
2.根据权利要求1所述的低压超结MOSFET终端结构，其特征在于：所述终端深沟槽之间的间距为1um及以上。
3.根据权利要求1或2所述的低压超结MOSFET终端结构，其特征在于：所述隔离环与截止环相互靠近的两条深沟槽间距在5um及以上。
4.根据权利要求3所述的低压超结MOSFET终端结构，其特征在于：所述终端区深沟槽的宽度等于或大于所述有源区深沟槽的宽度。
5.一种低压超结MOSFET终端结构的制造方法，其特征在于，该方法通过以下步骤实现：
步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成深沟槽，所述深沟槽包括有源区深沟槽与终端区深沟槽，所述终端区深沟槽包围有源区深沟槽；
步骤三：通过湿法热氧化工艺在所述深沟槽底部和侧壁生长场氧化层；
步骤四：通过多晶硅淀积工艺进行第一次多晶硅淀积；<...

【专利技术属性】
技术研发人员：刘挺，杨乐，岳玲，徐西昌，
申请(专利权)人：西安龙腾新能源科技发展有限公司，
类型：发明
国别省市：陕西;61