半导体器件制造方法技术

本发明专利技术提供了一种半导体制造方法，用于制备张应力氮化硅，其包括：步骤c1，通入氨气和氮气并预稳定；步骤c2，通入硅烷；步骤c3，射频点火；步骤c4，沉积氮化硅；步骤c5，氮离子注入处理氮化硅。本发明专利技术采用氮离子注入轰击的方式来增强SiN薄膜中N的含量从而提高薄膜密度，提高了张应力氮化硅的抗酸性，使其能适用于集成在双应变衬层后栅工艺中，有效提高了器件的性能和可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造方法领域，特别地，涉及一种具有张应力的应变氮化硅的制造方法。
技术介绍
在当前的半导体器件领域，仅通过缩减特征尺寸来降低成本的方法已经遇到了瓶颈。特别是当特征尺寸降至150nm以下时，半导体器件的很多物理参数不能按比例变化，例如硅禁带宽度Eg、费米势界面态及氧化层电荷Qox、热电势Vt以及pn结自建势等等，这些参数将影响按比例缩小的器件性能。若试图使得器件仍然能保持良好的性能，则载流子迁移率增强技术对于CMOS等比例缩小是至关重要的。其中，应变硅技术通过增大载流子迁移率而提高了器件的开关速度，这成为当前研究的一个热点。为了进一步改进器件性能，人们通过不同的工艺方案将应变引入MOSFET的沟道区，用来提高载流子的迁移率。例如，在晶面为(100)的晶片上，沟道区晶向为<110>，在PMOS中沿着纵轴方向(沿源漏方向)的应力需要为压应力，沿着横轴方向的应力需要为张力；而在NMOS中沿着纵轴方向的应力需要为张应力，而沿着横轴方向的应力为压力。近期，在高性能逻辑器件中，广泛采用了平面共轴工艺应变硅。已研发了通过在器件结构上淀积不同应力类型的氮化物盖层(CESLSiN：contactetchstoplayer，接触刻蚀阻挡层)来引入沟道应变，例如在NMOS器件中覆盖张应力SiN从而诱发沟道应变来提高NMOS载流子迁移率。同样地，可以在PMOS器件结构上形成>压应力氮化物盖层以增大PMOS载流子迁移率。对于NMOS而言，通过氮化硅薄膜由上述工艺诱导得到了高达约1.4GPa的张应力，而对于PMOS而言，则产生了高达约3.0GPa的压应力。以上所介绍的双应变衬层集成工艺不仅需要高的氮化硅应变，而且，更值得注意的是，当使用后栅工艺时，需要氮化硅薄膜具有良好的致密性以及抗腐蚀性。例如，在高介电常数和金属栅工艺(HKMG，High-kandMetalGate)集成中，去除虚设栅极及其垫氧化层时，腐蚀所用的稀释氢氟酸(dHF)会使得暴露在外的应变层具有较大的、乃至不可接受的损伤，从而严重影响器件的性能。采用dHF腐蚀剂时(浓度(与水的体积比)1：100，温度23℃)，热氧化物(栅氧化物)的腐蚀速率为压应力氮化硅的腐蚀速率为而张应力氮化硅的腐蚀速率为由此可见，在同样的腐蚀条件下，常规方法淀积的张应力氮化硅在dHF中刻蚀速率明显快于压应力氮化硅以及热氧化物，这样，为了适应上述的腐蚀工艺，在后栅工艺的双应变衬层中就难以集成采用常规方法淀积的张应力氮化硅。因此，需要提供一种新的具有张应力的应变氮化硅制造方法，使制备获得的张应力氮化硅适应工艺的要求。
技术实现思路
本专利技术提出了一种张应力氮化硅制造方法，通过氮离子注入的处理，使获得的张应力氮化硅能够适应当前半导体工艺的要求。本专利技术提供了一种半导体器件制造方法，用于制备具有张应力的氮化硅，包括：步骤c1，在沉积设备腔体内通入氨气和氮气，并预稳定，使所述腔体内部气体扩散均匀、压力稳定；步骤c2，向所述腔体内通入硅烷；步骤c3，射频点火；步骤c4，在上述步骤c1-c3顺序执行的基础上，在晶片上沉积具有张应力的氮化硅，步骤c1-c4的顺序执行即为一个沉积循环；步骤c5，采用氮离子注入工艺处理所述氮化硅。根据本专利技术的一个方面，步骤c1中，氨气流量为80sccm，氮气流量为4000sccm。根据本专利技术的一个方面，步骤c2中，硅烷流量为20sccm。根据本专利技术的一个方面，步骤c3中，在保持步骤c1和步骤c2中气体流量的同时，开启射频，设定功率为40W，时间为5s。根据本专利技术的一个方面，步骤c4的时间设定为1.5s，使得晶片上沉积的所述氮化硅的厚度为根据本专利技术的一个方面，步骤c1至步骤c4执行过程中，所述沉积设备腔体内压力稳定控制在6T。根据本专利技术的一个方面，步骤c5具体为下列方法(1)或者方法(2)或者方法(1)和(2)的结合：(1)在同一所述沉积设备腔体内，关闭氨气和硅烷的阀门，保持氮气的阀门开启，持续通入4000sccm的氮气，开启RF功率为40W，激发氮等离子体轰击所述氮化硅的表面；(2)将沉积了氮化硅的晶片传送进入低能离子注入腔，再将氮离子注入到所述氮化硅中。根据本专利技术的一个方面，循环多次执行步骤c1至步骤c5，其中，在每次所述沉积循环之后，均执行步骤c5；或者，循环多次执行步骤c1至步骤c5，其中，在所选的某次或某些次所述沉积循环之后，才执行步骤c5。根据本专利技术的一个方面，步骤c1之前进一步包括：步骤a，清洁以及调适所述沉积设备腔体，耗时120s；步骤b，装载所述晶片，耗时5s；其中，所述沉积设备为双频容性耦合等离子体平行板式PECVD设备，所述沉积设备腔体内本底真空度小于等于30mT。本专利技术的优点在于：采用氮离子注入处理沉积获得的氮化硅，减小了张应力氮化硅在dHF中的腐蚀速率，使其抗酸性显著提高，有利于集成至双应力衬层的工艺，提高了器件的可靠性。同时，由于氮气离子注入轰击氮化硅薄膜，使得氮化硅的张应力提高，促进了载流子迁移率进一步提升，提高了器件的性能。附图说明图1本专利技术方法的流程示意图具体实施方式以下，通过附图中示出的具体实施例来描述本专利技术。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。本专利技术提供一种半导体器件制造方法，具体而言，涉及一种张应力氮化硅制造方法。下面，参见附图1，将详细描述本专利技术提供的半导体器件制造方法。在本专利技术的一个实施例中，沉积张应力氮化硅薄膜的方法是采用PECVD工艺，采用的设备是双频容性耦合等离子体平行板式PECVD设备和低能离子注入设备。除此之外，本专利技术的其他实施例也可以采用其他等离子体设备和沉积方法，离子注入轰击方法例如PECVD(不同的板式或者不同的耦合方式)、HDPCVD、PEALD等设备，只要方法中包含了本专利技术所述的氮离子注入轰击的步骤即可。在本专利技术一个实施例中，PECVD淀积SiN设备腔体中温度控制在约200～550℃，并优选为400℃，射频(RF)低频控制为106～188KHz，并优选为158KHz，高频控制为13.56MHz。设备腔体采用分子泵、离子泵等设备抽真空，本底的理想值接近于0(腔内本底气压约为0)，而实际中本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，用于制备具有张应力的氮化硅，其特征在于包括如下步骤：步骤c1，在沉积设备腔体内通入氨气和氮气，并预稳定，使所述腔体内部气体扩散均匀、压力稳定；步骤c2，向所述腔体内通入硅烷；步骤c3，射频点火；步骤c4，在上述步骤c1‑c3顺序执行的基础上，在晶片上沉积具有张应力的氮化硅，步骤c1‑c4的顺序执行即为一个沉积循环；步骤c5，采用氮离子注入工艺处理所述氮化硅。

【技术特征摘要】
1.一种半导体器件制造方法，用于制备具有张应力的氮化硅，其
特征在于包括如下步骤：
步骤c1，在沉积设备腔体内通入氨气和氮气，并预稳定，使所述
腔体内部气体扩散均匀、压力稳定；
步骤c2，向所述腔体内通入硅烷；
步骤c3，射频点火；
步骤c4，在上述步骤c1-c3顺序执行的基础上，在晶片上沉积具
有张应力的氮化硅，步骤c1-c4的顺序执行即为一个沉积循环；
步骤c5，采用氮离子注入工艺处理所述氮化硅。
2.根据权利要求1所述的方法，其特征在于，步骤c1中，氨气流
量为80sccm，氮气流量为4000sccm。
3.根据权利要求1所述的方法，其特征在于，步骤c2中，硅烷流
量为20sccm。
4.根据权利要求1所述的方法，其特征在于，步骤c3中，在保持
步骤c1和步骤c2中气体流量的同时，开启射频，设定功率为40W，
时间为5s。
5.根据权利要求1所述的方法，其特征在于，步骤c4的时间设定
为1.5s，使得晶片上沉积的所述氮化硅的厚度为6.根据权利要求1所述的方法，其特征在于，步骤c1至步骤c4
执行过程中，所述沉积设备腔体内压力稳定控...

【专利技术属性】
技术研发人员：王桂磊，刘金彪，李俊峰，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11