一种单端存储器的差分读取电路及方法技术

本发明专利技术属于存储电路领域，尤其涉及一种单端存储器的差分读取电路，用于单端存储器中存储信号的读取，单端存储器的漏极可控制地连接一位线、栅极连接一字线、源极连接地电压，还包括，连接通路，连接于位线和一电源电压之间，连接通路包括：充电支路，用于给存储信号检测端充电至电源电压；分压支路，用于使位线的电压相比存储信号检测端的电压低一阈值电压；参考电平通路，设有参考电平输出端，可控制地提供一参考电平；比较单元，依据存储信号检测端的电压与参考电平输出端的电压产生比较信号以作为读取结果。以上技术方案提供了一种方便快捷且精度比较高的差分读取电路及方法，可提高速度，降低功耗。

【技术实现步骤摘要】

本专利技术属于存储电路领域，尤其涉及一种单端存储器读取电路及方法。
技术介绍
传统的单端存储单元，只有一条读取位线BL，通常采取单端读取的方式，常见的单端存储器的读取电路如图1所示，将该位线BL连接至反相器INV的输入端，根据反相器的输出端输出信号，来判断位线BL是否被拉低至反相器INV的翻转电平以下，并进一步判断存储单元ROMCELL是存“0”还是存“1”，如位线BL被下拉至翻转电平以下，则说明存储单元ROMCELL在字线WL开启后，将位线BL和地线VSS连接在了一起，我们定义此状态为存“0”，反之则存“1”。这种单端读取方式，由于要将位线BL下拉至反相器INV的翻转电平以下，通常是VDD/2以下，为了保证读取精确度，通常还会下拉到VDD/4以下，所以读取速度很慢；并且反相器在输入端处于VDD/2附近的时候，会产生很大的直流功耗，从而使整体读取功耗变得很大。
技术实现思路
针对以上技术问题，提供一种单端存储器的差分读取电路及方法，以解决现有技术读取速度慢、读取功耗大的缺陷；具体技术方案如下：一种单端存储器的差分读取电路，用于单端存储器中存储信号的读取，其中，所述单端存储器的漏极可控制地连接一位线、栅极连接一字线、源极连接地电压，还包括，连接通路，连接于所述位线和一电源电压之间，所述连接通路包括：充电支路，可控制地连接所述电源电压至一存储信号检测端，用于给所述存储信号检测端充电至所述电源电压；分压支路，连接于所述存储信号检测端和所述位线之间，用于使所述位线的电压相比所述存储信号检测端的电压低一阈值电压；参考电平通路，设有参考电平输出端，可控制地提供一参考电平；比较单元，分别与所述存储信号检测端和所述参考电平输出端连接，依据所述存储信号检测端的电压与所述参考电平输出端的电压产生比较信号以作为读取结果。上述的单端存储器的差分读取电路，所述充电支路包括，第一开关支路，于一第一预充电控制信号的作用下，导通所述电源电压和所述存储信号检测端。上述的单端存储器的差分读取电路，所述充电支路包括，第一开关支路，于一第一预充电控制信号的作用下，导通所述电源电压和所述存储信号检测端；第二开关支路，与所述第一开关支路并联，于一第二控制信号的作用下，导通所述电源电压和所述存储信号检测端。上述的单端存储器的差分读取电路，所述分压支路上串联一第一NMOS管，所述第一NMOS管的栅极连接一第三控制信号，所述第一NMOS管的源极连接所述存储信号检测端，所述第一NMOS管的漏极连接所述位线。上述的单端存储器的差分读取电路，所述第一开关支路上串联一第一PMOS管，所述第一PMOS管的栅极连接所述第一预充电控制信号，所述第一PMOS管的源极连接所述电源电压，所述第一PMOS管的漏极连接所述存储信号检测端；所述第二开关支路上串联一第二PMOS管，所述第二PMOS管的栅极连接所述第二控制信号，所述第二PMOS管的源极连接所述电源电压，所述第二PMOS管的漏极连接所述存储信号检测端。上述的单端存储器的差分读取电路，所述参考电平通路包括第二分压支路，可控制地连接所述电源电压至一参考电平输出端，用于在所述参考电平输出端提供一低于所述电源电压的参考电平。上述的单端存储器的差分读取电路，所述第二分压支路包括第三PMOS管和第二NMOS管，所述第三PMOS管的栅极连接一参考控制信号，所述第三PMOS管的源极连接所述电源电压，所述第三PMOS管的漏极连接所述第二NMOS管的源极，所述第二NMOS管的漏极连接所述参考电平输出端，所述第二NMOS管的栅极连接一与所述参考控制信号相反的反相信号，于所述参考控制信号和所述反相信号的作用下所述第三PMOS管和所述第二NMOS管同步导通或同步关断。上述的单端存储器的差分读取电路，所述比较单元采用差分放大器，所述差分放大器的同相输入端连接所述存储信号检测端，所述差分放大器的反相输入端连接所述参考电平输出端。还提供，一种单端存储器的差分读取方法，用于上述的单端存储器的差分读取电路，包括以下步骤：步骤1，导通所述充电支路和所述分压支路以对所述位线和所述存储信号检测端充电，所述存储信号检测端充电后的电压为所述电源电压，所述位线充电后的电压比所述存储信号检测端充电后的电压低一阈值电压；步骤2，控制所述单端存储器的漏极与所述位线连接，所述位线于所述单端存储器内存储信号的作用下下拉所述位线或维持所述位线为高电压，所述存储信号检测端随所述位线被下拉或维持高电压；步骤3，一比较单元依据所述存储信号检测端的电压与所述参考电平产生比较信号以作为所述读取结果。上述的单端存储器的差分读取方法，所述步骤3之前，还包括导通所述参考电平通路的步骤，用于在所述参考电平输出端提供一低于所述电源电压的参考电平。上述的单端存储器的差分读取方法，于所述步骤3之前，还包括启动所述比较单元的步骤，通过一外部使能信号启动所述比较单元。有益效果：以上技术方案提供一种方便快捷且精度比较高的差分读取电路及方法，可提高速度，降低功耗。附图说明图1为现有技术的常见的单端存储器的读取电路示意图；图2为现有技术的一种改进的单端存储器的读取电路示意图；图3为本专利技术单端存储器的差分读取电路的实施例的示意图；图4为本专利技术的主要控制信号的时序图；图5为本专利技术的单端存储器的差分读取方法的流程示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。于现有技术的基础上，一种改进的单端存储器的读取电路如图2所示，设置参考信号产生单元Ref_Gen，于参考信号线Ref_BL上产生参考信号,通过参考信号线Ref_BL和存储单元ROMCELL的位线BL构成差分方式送至差分放大器SA，采用差分读取的方式来读取存储单元信息，然而，这种读取方式虽然提升了读取速度，但是增加了面积，并且由于参考信号线Ref_BL和位线BL之间很难做到完全匹配，所以读取精度会下降。而通常为了弥补由于不匹配造成的读取精度的下降，会放慢速度，以保证在各种情况下读取精确。因而无法解决现有技术的问题。本专利技术提供一种单端存储器的差分读取电路，如图3所示，用于单端存储器MemoryCELL中存储信号的读取，其中，单端存储器MemoryCELL的漏极可控制地连接一位线BL、栅极连接一字线WL、源极连接地电压VSS，还包括，连接通路，连接于位线BL和一电源电压VDD之间，连接通路包括：充电支路，可控制地连接电源电压VDD至一存储信号检测端DL，用于给存储信号检测端DL充电至电源电压VDD；分压支路，连接于存储信号检测端DL和位线BL之间，用于使位线BL的电压相比存储信号检测端DL的电压低一阈值电压Vth；参考电平通路，设有参考电平输出端RDL，可控制地提供一参考电平；比较单元，分别与存储信号检测端DL和参考电平输出端RDL连接，依据存储本文档来自技高网...

【技术保护点】
一种单端存储器的差分读取电路，用于单端存储器中存储信号的读取，其特征在于，所述单端存储器的漏极可控制地连接一位线、栅极连接一字线、源极连接地电压，还包括，连接通路，连接于所述位线和一电源电压之间，所述连接通路包括：充电支路，可控制地连接所述电源电压至一存储信号检测端，用于给所述存储信号检测端充电至所述电源电压；分压支路，连接于所述存储信号检测端和所述位线之间，用于使所述位线的电压相比所述存储信号检测端的电压低一阈值电压；参考电平通路，设有参考电平输出端，可控制地提供一参考电平；比较单元，分别与所述存储信号检测端和所述参考电平输出端连接，依据所述存储信号检测端的电压与所述参考电平输出端的电压产生比较信号以作为读取结果。

【技术特征摘要】
1.一种单端存储器的差分读取电路，用于单端存储器中存储信号的读取，其特征在于，所述单端存储器的漏极可控制地连接一位线、栅极连接一字线、源极连接地电压，还包括，连接通路，连接于所述位线和一电源电压之间，所述连接通路包括：充电支路，可控制地连接所述电源电压至一存储信号检测端，用于给所述存储信号检测端充电至所述电源电压；分压支路，连接于所述存储信号检测端和所述位线之间，用于使所述位线的电压相比所述存储信号检测端的电压低一阈值电压；参考电平通路，设有参考电平输出端，可控制地提供一参考电平；比较单元，分别与所述存储信号检测端和所述参考电平输出端连接，依据所述存储信号检测端的电压与所述参考电平输出端的电压产生比较信号以作为读取结果。2.根据权利要求1所述的单端存储器的差分读取电路，其特征在于，所述充电支路包括，第一开关支路，于一第一预充电控制信号的作用下，导通所述电源电压和所述存储信号检测端。3.根据权利要求1所述的单端存储器的差分读取电路，其特征在于，所述充电支路包括，第一开关支路，于一第一预充电控制信号的作用下，导通所述电源电压和所述存储信号检测端；第二开关支路，与所述第一开关支路并联，于一第二控制信号的作用下，
\t导通所述电源电压和所述存储信号检测端。4.根据权利要求1所述的单端存储器的差分读取电路，其特征在于，所述分压支路上串联一第一NMOS管，所述第一NMOS管的栅极连接一第三控制信号，所述第一NMOS管的源极连接所述存储信号检测端，所述第一NMOS管的漏极连接所述位线。5.根据权利要求3所述的单端存储器的差分读取电路，其特征在于，所述第一开关支路上串联一第一PMOS管，所述第一PMOS管的栅极连接所述第一预充电控制信号，所述第一PMOS管的源极连接所述电源电压，所述第一PMOS管的漏极连接所述存储信号检测端；所述第二开关支路上串联一第二PMOS管，所述第二PMOS管的栅极连接所述第二控制信号，所述第二PMOS管的源极连接所述电源电压，所述第二PMOS管的漏极连接所述存储信号检测端。6.根...

【专利技术属性】
技术研发人员：于跃，王林，吴守道，郑坚斌，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31