晶振电路制造技术

本发明专利技术提供一种晶振电路，其包括晶振电路单元和激励电路。晶振电路单元包括晶振元器件、电容C1、电容C2、偏置电阻R1和驱动电路。其中，电容C1的一端与晶振元器件的输入端子相连，其另一端与地节点相连；电容C2的一端与晶振元器件的输出端子相连，其另一端与地节点相连；偏置电阻R1连接于晶振元器件的输入端子和输出端子之间；驱动电路的输入端和输出端分别与晶振元器件的输入端子和输出端子相连。激励电路的输出端与晶振元器件的输入端子相连，在晶振单元起振时，先由激励电路经晶振元器件的输入端子，向晶振元器件注入与晶振元器件的选通频率一致的激励电流。与现有技术相比，本发明专利技术增设了激励电路，从而可以加快晶振起振速度，缩短起振时间。

【技术实现步骤摘要】

本专利技术涉及电路设计领域，特别涉及一种能加快晶振起振速度的晶振电路。
技术介绍
在现有绝大部分IC(interchange，集成电路)中，都需要用到一个精准的时钟信号，这样才能设计依赖于此时钟信号的同步数字逻辑电路，其中，产生该时钟信号的电路称为晶振电路。请参考图1所示，其为传统的晶振电路在一个实施例中的电路示意图，图1所示的晶振电路包括外部器件X1、C1和C2，以及内部器件INV1和R1。其中，X1是外挂晶振元器件，它是一个选频电路，决定了晶振电路的振荡频率；C1和C2为外挂电容，其实现了巴克豪森准则中产生振荡的相移条件；R1是内部偏置电阻，其作用是给内部驱动电路110提供一个偏置工作点；INV1是内部驱动电路110，其实现了巴克豪森准则中产生振荡的增益条件。当C1、C2、INV1和R1的尺寸被合理设计时，只要满足了巴克豪森的相移条件和增益条件，图1所示的晶振电路就能够产生一个振荡频率由X1确定的时钟信号。随着时代的进步，芯片对时钟信号起振速度的要求越来越高，特别是某些需要对晶振电路进行频繁开关的系统，每次开启晶振电路都要花费大量时间来等待其振荡达到稳定，显然是不可接受的。因此，有必要提供一种改进的技术方案来加快晶振电路的起振速度。
技术实现思路
本专利技术的目的在于提供一种晶振电路，其可以加快晶振起振速度，缩短起振时间。为了解决上述问题，根据本专利技术的一个方面，本专利技术提供一种晶振电路，其包括晶振电路单元，所述晶振电路单元包括晶振元器件、电容C1、电容C2、偏置电阻R1和驱动电路，其中，电容C1的一端与晶振元器件的输入端子相连，其另一端与地节点相连；电容C2的一端与晶振元器件的输出端子相连，其另一端与地节点相连；偏置电阻R1连接于晶振元器件的输入端子和输出端子之间；驱动电路的输入端和输出端分别与所述晶振元器件的输入端子和输出端子相连。所述晶振电路还包括激励电路，所述激励电路的输出端与晶振元器件的输入端子相连，在晶振单元起振时，先由所述激励电路经晶振元器件的输入端子，向晶振元器件注入与晶振元器件的选通频率一致的激励电流。进一步的，所述激励电路的使能端与使能信号EN2相连，在所述晶振电路单元起振时：首先，使能信号EN2为第一逻辑电平，使得所述激励电路工作，所述激励电路向晶振元器件注入所述激励电流；然后，预定时间后，使能信号EN2为第二逻辑电平，使得所述激励电路不工作。进一步的，所述激励电路包括RC充放电电路和压控振荡器。所述RC充放电电路包括电阻Rcnt、电容Ccnt、开关SW1和SW2，其中，电阻Rcnt、开关SW1和SW2依次串联于电压源和地节点之间，开关SW1和SW2之间的连接节点与所述RC充放电电路的输出端相连，电容Ccnt连接于所述RC充放电电路的输出端和地节点之间；开关SW1和SW2的控制端均受控于使能信号EN2。所述压控振荡器的压控输入端与所述RC充放电电路的输出端相连，其输出端与所述晶振元器件的输入端子相连，所述压控振荡器基于其压控端的电压V输出对应频率的振荡信号。进一步的，使能信号EN2为第一逻辑电平时，开关SW1导通，开关SW2关断，RC充放电电路的输出电压上升，使压控振荡器开始振荡，若压控振荡器的输出频率与晶振元器件的选通频率一致时，会给晶振元器件内注入所述激励电流；使能信号EN2为第二逻辑电平时，开关SW1导通，开关SW2关断，压控振荡器被关闭。进一步的，所述压控振荡器包括PMOS晶体管MP1、MP2、MP3、MP4、MP5、MP6、MP7，以及NMOS晶体管MN1、MN2、MN3、MN4、MN5、MN6和MN7。其中，PMOS晶体管MP7的源极与电压源相连，PMOS晶体管MP7的栅极与其漏极相连；NMOS晶体管MN7的漏极与PMOS晶体管MP7的漏极相连，其源极与地节点相连，其栅极与压控振荡器的压控端相连。PMOS晶体管MP2的源极与电压源相连，其栅极与PMOS晶体管MP7的栅极相连，其漏极与PMOS晶体管MP1的源极相连：PMOS晶体管MP1的漏极与NMOS晶体管MN2的漏极相连，其栅极与NMOS晶体管MN2的栅极相连；NMOS晶体管MN1的漏极与NMOS晶体管MN2的源极相连，其源极与地节点相连，其栅极与压控振荡器的压控端相连。PMOS晶体管MP4的源极与电压源相连，其栅极与PMOS晶体管MP7的栅极相连，其漏极与PMOS晶体管MP3的源极相连：PMOS晶体管MP3的漏极与NMOS晶体管MN4的漏极相连，其栅极与NMOS晶体管MN4的栅极相连；NMOS晶体管MN3的漏极与NMOS晶体管MN4的源极相连，其源极与地节点相连，其栅极与压控振荡器的压控端相连。PMOS晶体管MP6的源极与电压源相连，其栅极与PMOS晶体管MP7的栅极相连，其漏极与PMOS晶体管MP5的源极相连：PMOS晶体管MP5的漏极与NMOS晶体管MN6的漏极相连，其栅极与NMOS晶体管MN6的栅极相连；NMOS晶体管MN5的漏极与NMOS晶体管MN6的源极相连，其源极与地节点相连，其栅极与压控振荡器的压控端相连。PMOS晶体管MP1的栅极与压控振荡器的输出端VOUT相连，PMOS晶体管MP3的栅极与PMOS晶体管MP1的漏极相连，PMOS晶体管MP5的栅极与PMOS晶体管MP3的漏极相连，PMOS晶体管MP5的漏极与压控振荡器的输出端VOUT相连。进一步的，所述驱动电路、激励电路和偏置电阻R1集成于芯片内；晶振元器件、电容C1和电容C2置于该芯片外。进一步的，所述驱动电路包括第一反相器，所述第一反相器的输入端和输出端分别与所述晶振元器件的输入端子和输出端子相连。进一步的，所述驱动电路还包括第二反相器、开关K1和开关K2，其中，第二反相器的输入端和输出端分别与所述晶振元器件的输入端子和输出端子相连；开关K1连接于第二反相器的电源端和电压源之间，开关K2连接于第二反相器的接地端和地节点之间，开关K1和开关K2的控制端均与使能信号EN1相连。进一步的，当所述晶振电路单元起振时，使能信号EN1为第一逻辑电平，使得开关K1和K2导通，此时，第一反相器与并联第二反相器，以此来增强驱动电路的驱动能力；当所述晶振电路单元振荡稳定后，使能信号EN1为第二逻辑电平，使得开关K1和K2关断，此时，仅第一反相器作为驱动电路使用。进一步的，所述晶振元器件为石英晶振。与现有技术相比，本专利技术增设了激励电路，在晶振起振时，先由所述激励电路经外挂晶振元器件的输入端子，向外挂晶振元器件注入一股频率为晶振选通频率的电流，从而抬高晶振内部噪声电流的起振幅度，进而缩短晶振电路的起振时间。【附图说明】为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：图1为传统的晶振电路在一个实施例中的电路示意图；图2为本专利技术在一个实施例中的晶振电路单元的电路示意图；图3为图2中的晶振元器件X1在一个实施例中的等效电路示意图；图4为本专利技术在另一个实施例中的晶振电路的电路示意图；图5为图4中的激励电路在一个实施例中的电路示意图；图6为RC充放电电路在充电过程中，输出本文档来自技高网...

【技术保护点】
一种晶振电路，其包括晶振电路单元，所述晶振电路单元包括晶振元器件、电容C1、电容C2、偏置电阻R1和驱动电路，其中，电容C1的一端与晶振元器件的输入端子相连，其另一端与地节点相连；电容C2的一端与晶振元器件的输出端子相连，其另一端与地节点相连；偏置电阻R1连接于晶振元器件的输入端子和输出端子之间；驱动电路的输入端和输出端分别与所述晶振元器件的输入端子和输出端子相连，其特征在于，所述晶振电路还包括激励电路，所述激励电路的输出端与晶振元器件的输入端子相连，在晶振单元起振时，先由所述激励电路经晶振元器件的输入端子，向晶振元器件注入与晶振元器件的选通频率一致的激励电流。

【技术特征摘要】
1.一种晶振电路，其包括晶振电路单元，所述晶振电路单元包括晶振元器件、电容C1、电容C2、偏置电阻R1和驱动电路，其中，电容C1的一端与晶振元器件的输入端子相连，其另一端与地节点相连；电容C2的一端与晶振元器件的输出端子相连，其另一端与地节点相连；偏置电阻R1连接于晶振元器件的输入端子和输出端子之间；驱动电路的输入端和输出端分别与所述晶振元器件的输入端子和输出端子相连，其特征在于，所述晶振电路还包括激励电路，所述激励电路的输出端与晶振元器件的输入端子相连，在晶振单元起振时，先由所述激励电路经晶振元器件的输入端子，向晶振元器件注入与晶振元器件的选通频率一致的激励电流。2.根据权利要求1所述的晶振电路，其特征在于，所述激励电路的使能端与使能信号EN2相连，在所述晶振电路单元起振时：首先，使能信号EN2为第一逻辑电平，使得所述激励电路工作，所述激励电路向晶振元器件注入所述激励电流；然后，预定时间后，使能信号EN2为第二逻辑电平，使得所述激励电路不工作。3.根据权利要求2所述的晶振电路，其特征在于，所述激励电路包括RC充放电电路和压控振荡器，所述RC充放电电路包括电阻Rcnt、电容Ccnt、开关SW1和SW2，其中，电阻Rcnt、开关SW1和SW2依次串联于电压源和地节点之间，开关SW1和SW2之间的连接节点与所述RC充放电电路的输出端相连，电容Ccnt连接于所述RC充放电电路的输出端和地节点之间；开关SW1和SW2的控制端均受控于使能信号EN2；所述压控振荡器的压控输入端与所述RC充放电电路的输出端相连，其输出端与所述晶振元器件的输入端子相连，所述压控振荡器基于其压控端的电压V输出对应频率的振荡信号。4.根据权利要求3所述的晶振电路，其特征在于，使能信号EN2为第一逻辑电平时，开关SW1导通，开关SW2关断，RC充放电电路的输出电压上升，使压控振荡器开始振荡，若压控振荡器的输出频率与晶振元器件的选通频率一致时，会给晶振元器件内注入所述激励电流；使能信号EN2为第二逻辑电平时，开关SW1导通，开关SW2关断，压控振荡器被关闭。5.根据权利要求4所述的晶振电路，其特征在于，所述压控振荡器包括PMOS晶体管MP1、MP2、MP3、MP4、MP5、MP6、MP7，以及NMOS晶体管MN1、MN2、MN3、MN4、MN5、MN6和MN7，其中，PMOS晶体管MP7的源极与电压源相连，PMOS晶体管MP7的栅极与其漏极相连；NMOS晶体管MN7的漏极与PMOS晶体管MP7的漏极相连，其源极与地节点相连，其栅极与压控振荡器的压控端相连，PMOS晶体管MP2的源极与电压源相连，其栅...

【专利技术属性】
技术研发人员：陆敏，职春星，
申请(专利权)人：灿芯半导体上海有限公司，
类型：发明
国别省市：上海;31