存储装置及数据写进方法制造方法及图纸

本发明专利技术的实施方式提供能提高可靠性的存储装置及数据写进方法。实施方式的存储装置，具备：第一非易失性存储介质；第二非易失性存储介质，其具有多个区块，且能比所述第一非易失性存储介质高速地进行数据处理；和控制部，其包括控制所述第一非易失性存储介质的第一控制器和控制所述第二非易失性存储介质的第二控制器，所述控制部取得从所述第二非易失性存储介质读出的第一数据的错误量，并根据该错误量对所述第一非易失性存储介质及所述第二非易失性存储介质中的任一个写进所述读出的第一数据。

【技术实现步骤摘要】
本申请要求以日本专利申请2015-194056号(申请日：2015年9月30日)为在先申请的优先权。本申请通过参照该在先申请而包括该在先申请的全部内容。
本专利技术的实施方式涉及存储装置及数据写进方法。
技术介绍
近年来，开发了具备访问速度和存储容量不同的多种(例如两种)非易失性存储介质的储存装置。作为此类储存装置的代表，已知有混合驱动器。混合驱动器通常具备第一非易失性存储介质和与该第一非易失性存储介质相比访问速度较低且存储容量较大的第二非易失性存储介质。
技术实现思路
本专利技术的实施方式提供能提高可靠性的存储装置及数据写进方法。实施方式的存储装置，具备：第一非易失性存储介质；第二非易失性存储介质，其具有多个区块，且能比所述第一非易失性存储介质高速地进行数据处理；和控制部，其包括控制所述第一非易失性存储介质的第一控制器和控制所述第二非易失性存储介质的第二控制器，所述控制部取得从所述第二非易失性存储介质读出的第一数据的错误量，并根据该错误量而在所述第一非易失性存储介质及所述第二非易失性存储介质中的任一个写进所述读出的第一数据。附图说明图1是表示实施方式涉及的存储装置的构成的框图。图2是表示实施方式涉及的NAND存储器的存储区域的格式的一例的概念图。图3是表示对实施方式涉及的NAND存储器进行的巡读(readpatrol)的工作的流程图。具体实施方式下面参照附图来说明实施方式。在本说明书中，对一些要素附加了多个表现形式的例子。此外，这些表现形式的例子仅为例示，并不否定上述要素以其他的表现形式来进行表现。此外，对于没有附加多个表现形式的要素，也可用其它表现形式来表现。此外，附图为示意性的图，厚度与平面尺寸的关系和/或各层的厚度的比率等有时与实际不同。另外，在附图相互之间有时也包括互相之间的尺寸的关系和/或比率不同的部分。图1是表示本实施方式涉及的存储装置1的构成的框图。本实施方式涉及的存储装置1是例如混合驱动器。混合驱动器具备访问速度及存储容量不同的多种例如两种非易失性存储介质(即，第一非易失性存储介质及第二非易失性存储介质)。在本实施方式中，使存储装置1为混合驱动器1来进行说明。在本实施方式中，使用磁盘介质(以下称为盘)21来作为第一非易失性存储介质，使用NAND闪速存储器(以下称为NAND存储器)11来作为第二非易失性存储介质。盘21如后述那样，具有用于记录管理信息的系统区域(SA)101。盘21的访问速度及存储容量与NAND存储器11的访问速度及存储容量相比，速度较低且容量较大。图1所示的混合驱动器1的构成包括：固态驱动器那样的半导体驱动器单元10；和硬盘驱动器单元(以下称为HDD)20。半导体驱动器单元10包括NAND存储器11和主控制器(控制部)27。在混合驱动器1中，NAND存储器11用于多种目的。为了实现例如混合驱动器1的性能提高、混合驱动器1振动时的写入工作的稳定化、混合驱动器1的启动高速化等，而使用NAND存储器11。如后述那样，NAND存储器11具有用于记录管理信息的系统区域(SA)111。主控制器27根据来自主机装置(以下称为主机)的访问请求(例如，写入请求或读取请求)而控制对NAND存储器11的访问。在本实施方式中，NAND存储器11，为了从主机向混合驱动器1进行访问的高速化，而作为用于保存由该主机最近访问了的数据的高速缓存(高速缓冲存储器)被使用。主机将图1所示的混合驱动器1用作自身的储存装置。主控制器27通过例如将多个单元集成在单个芯片的大规模集成电路(LSI)来实现。主控制器27包括：存储器接口控制器(以下称为存储器IF)122；微处理器单元(MPU)123；读出专用存储器(ROM)124；随机存取存储器(RAM)125；读取/写入(R/W)信道271；和硬盘控制器(HDC)272。存储器IF(第一接口控制器)122与NAND存储器11连接，在MPU123的控制下访问NAND存储器11。MPU123按照第一控制程序执行用于基于从主控制器27传输的命令来访问NAND存储器11的处理(例如，写入处理或读取处理)。在本实施方式中，第一控制程序预先保存于例如ROM124中。再有，可使用能重写的非易失性ROM例如闪速ROM来代替ROM124。RAM125的存储区域的一部分可用作例如MPU123的工作区域。HDD20包括：盘21；头22；主轴马达(SPM)23；致动器24；驱动器集成电路(IC)25；头IC26；和主控制器27。盘21在例如其一方的面具备磁记录数据的记录面。盘21利用SPM23而高速旋转。SPM23由从驱动器IC25供给的驱动电流(或驱动电压)驱动。图1的构成表示了具备单张盘21的HDD20。但是，也可以是将多张盘21层叠配置的HDD。此外，在图1的构成中，盘21在其一方的面具备记录面。但是，盘21也可在其两面具备记录面，且与该两个记录面分别对应地配置头。盘21(更具体地，为盘21的记录面)具备例如同心圆状的多个轨道。再有，盘21也可具备螺旋状配置的多个轨道。盘21在记录面的一部分预先具备系统区域(SA)101。系统区域101有时也表示为HDDSA101。此处，在系统区域101，保存(存储)与相关于HDD20的管理信息(HDD管理信息)和相关于后述的NAND存储器11的管理信息(NAND管理信息)相同的信息。头(头滑块)22与盘21的记录面对应地配置。头22安装于从致动器24的臂伸出的悬架的前端。致动器24具有成为该致动器24的驱动源的音圈马达(VCM)240。VCM240由从驱动器IC25供给的驱动电流(或驱动电压)来驱动。头22通过致动器24由VCM240驱动而在盘21上以在该盘21的半径方向上描绘圆弧的方式移动。驱动器IC25按照主控制器27(更具体地，为主控制器27内的MPU123)的控制来驱动SPM23和VCM240。通过由驱动器IC25来驱动VCM240，而使头22位于盘21上的目标轨道。头IC26也被称为头放大器。头IC26固定于例如致动器24的预定位置，并经柔性印刷电路基板(FPC)而与主控制器27电连接。但是，在图1中，由于制图的原因，头IC26配置于从致动器24离开的位置。头IC26将由头22的读取元件读取了的信号(即、读取信号)放大。头IC26还将从主控制器27(更具体地，为主控制器27内的R/W信道271)输出的写入数据转换为写入电流，并将该写入电流向头22的写入元件输出。R/W信道271处理与读取/写入相关联的信号。即，R/W信道271将由头IC26放大的读取信号转换为数字数据，并根据该数字数据将读取数据解码。此外，R/W信道271将从HDC272传输的写入数据编码化，并将该编码化了的写入数据向头IC26传输。HDC272经主机接口(储存接口)30与主机连接。主机及图1所示的混合驱动器可装备于个人计算机、摄像机、音乐播放器、便携终端、便携电话机或打印机装置那样的电子设备。HDC272接收从主机传输的信号，且作为向主机传输信号的主机接口控制器发挥功能。具体地，HDC272接收从主机传输的命令(写入命令、读取命令等)，将该接收到的命令向MPU123递送。此外，HDC272控制主机与该HDC272之间本文档来自技高网...

【技术保护点】
一种存储装置，其中，具备：第一非易失性存储介质；第二非易失性存储介质，其具有多个区块，能比所述第一非易失性存储介质高速地进行数据处理；以及控制部，其包括对所述第一非易失性存储介质进行控制的第一控制器和对所述第二非易失性存储介质进行控制的第二控制器，所述控制部，取得从所述第二非易失性存储介质读出的第一数据的错误量，并根据该错误量来对所述第一非易失性存储介质及所述第二非易失性存储介质中的任一个写进所述读出的第一数据。

【技术特征摘要】
2015.09.30 JP 2015-1940561.一种存储装置，其中，具备：第一非易失性存储介质；第二非易失性存储介质，其具有多个区块，能比所述第一非易失性存储介质高速地进行数据处理；以及控制部，其包括对所述第一非易失性存储介质进行控制的第一控制器和对所述第二非易失性存储介质进行控制的第二控制器，所述控制部，取得从所述第二非易失性存储介质读出的第一数据的错误量，并根据该错误量来对所述第一非易失性存储介质及所述第二非易失性存储介质中的任一个写进所述读出的第一数据。2.根据权利要求1所述的存储装置，其中，所述控制部，在所述错误量比第一值大且为比所述第一值大的第二值以下的情况下，对所述第一非易失性存储介质写进所述读出的第一数据，在所述错误量比所述第二值大的情况下，对所述第二非易失性存储介质写进所述读出的第一数据。3.根据权利要求2所述的存储装置，其中，所述控制部，在所述错误量比所述第二值大的情况下，将从所述第二非易失性存储介质的第一区块读出的第一数据写进第二区块。4.根据权利要求3所述的存储装置，其中，所述第二区块是空闲区块。5.根据权利要求1至4中任一项所述的存储装置，其中，所述控制部，对所述第二非易失性存储介质的所述多个区块的各个进行第一处理，所述第一处理包括：...

【专利技术属性】
技术研发人员：柿木格，青木正寿，日高文利，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP