串行闪存控制器、串行闪存控制方法及串行闪存控制系统技术方案

本发明专利技术涉及一种串行闪存控制器、串行闪存控制方法及串行闪存控制系统。该串行闪存控制器包括：原地执行单元接收由处理器通过总线发送的读操作，并将读操作编译成对闪存芯片进行的读命令后发送给闪存控制器；闪存控制器将接收的读命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；原地执行单元接收数据后将数据通过总线返回给处理器，完成处理器的读操作。本发明专利技术通过使用外部串行闪存代替内部嵌入式闪存，支持直接从外部的串行闪存中执行程序，具有非常好的灵活性。同时对片上系统的工艺也没有特殊的要求，大大降低了成本。

【技术实现步骤摘要】

本专利技术涉及串行闪存，特别涉及一种串行闪存控制器、串行闪存控制方法及串行闪存控制系统。
技术介绍
原地执行(executioninplace)是指直接从闪存等长期存储设备中直接执行程序。相较于将程序复制进RAM后再执行，原地执行可以大大降低对系统内存总量的需求，因此在嵌入式系统中广泛采用。目前常见的原地执行方式是从片上系统(SoC)内部的嵌入式闪存(embeddedflashmemory)中直接执行程序。另有一种较为少见的原地执行方式是从外部的并行闪存芯片(parallelflashmemory)中直接执行程序。这两种方式都有一定的局限性。采用嵌入式闪存作为原地执行的存储设备，需要特殊的片上系统(SoC)工艺支持，对成本有一定的提升。同时，在同一系列的片上系统(SoC)产品中，嵌入式闪存的大小通常只有几种固定选择，无法适应不同的应用需求。而并行闪存芯片管脚太多，不但本身尺寸较大，也增加了片上系统(SoC)的管脚总数，对减小产品体积不利，目前已比较少见。
技术实现思路
本专利技术的目的是解决上述技术问题，本专利技术提出了一种串行闪存控制，支持直接从外部的串行闪存中执行程序。为实现上述目的，第一方面，本专利技术提供了一种串行闪存控制器，该串行闪存控制器包括：原地执行单元和闪存控制单元；原地执行单元接收由处理器通过总线发送的读操作，并将读操作编译成对闪存芯片进行的读命令后发送给闪存控制器；闪存控制器将接收的读命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；原地执行单元接收数据后将数据通过总线返回给处理器，完成处理器的读操作。优选地，串行闪存控制器还包括原地执行缓存单元；原地执行缓存单元，用于缓存从闪存芯片读取的数据；原地执行单元在接收到由处理器通过总线发送的读操作后，先根据总线上的读操作地址查询原地执行缓存单元；如果缓存命中，则原地执行缓存单元中的数据将返回给处理器。优选地，原地执行缓存单元还用于：当缓存没有命中时，原地执行单元将读操作翻译成对闪存芯片进行的读命令。优选地，原地执行缓存单元设计额外接口，额外接口与处理器连接。优选地，串行闪存控制器还包括：地址转换单元；地址转换单元用于将闪存芯片中不同地址的程序映射到相同的位置。优选地，闪存控制器设置控制接口，处理器通过控制接口直接访问闪存芯片，并对其进行读操作、写操作和擦除操作；控制接口和与原地执行单元连接的接口同时运行，闪存控制器自动完成两个接口的仲裁。第二方面，本专利技术提供了一种串行控制方法，该串行控制方法包括以下步骤：接收由处理器通过总线发送的读操作，并将读操作翻译成对闪存芯片进行的读命令后发送给闪存控制器；由闪存控制器将接收的对闪存芯片进行读操作命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；接收数据后将数据通过总线返回给处理器，完成处理器的读操作。优选地，接收由处理器通过总线发送的读操作步骤后包括；根据总线上的读操作地址查询原地执行缓存单元；如果缓存命中，则将原地执行缓存单元中的数据返回给处理器。优选地，接收由处理器通过总线发送的读操作命令步骤后包括；当缓存没有命中时，原地执行单元将读操作转换对闪存芯片进行读操作命令。第三方面，本专利技术提供了一种串行闪存控制系统，该串行闪存控制系统包括处理器和闪存芯片；其中，还包括上述的串行闪存控制器；处理器通过总线发送读操作命令；原地执行单元接收由处理器通过总线发送的读操作命令，并将读操作翻译成对闪存芯片进行的读操作后发送给闪存控制器；闪存控制器将接收的对闪存芯片进行读命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；原地执行单元接收数据后将数据通过总线返回给处理器，完成处理器的读操作。本专利技术通过使用外部串行闪存代替内部嵌入式闪存，支持直接从外部的串行闪存中执行程序，具有非常好的灵活性。同时对片上系统(SOC)的工艺也没有特殊的要求，大大降低了成本。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种串行闪存控制系统的结构示意图；图2为本专利技术图1中串行闪存控制器的一种结构示意图；图3为本专利技术图1中串行闪存控制器的另一种结构示意图；图4为本专利技术实施例提供的一种串行闪存控制方法的一种流程图；图5为本专利技术实施例提供的一种串行闪存控制方法的另一种流程图。具体实施方式下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。图1为本专利技术实施例提供的一种串行闪存控制系统的结构示意图。如图1所示，串行闪存控制系统包括处理器1、闪存芯片3和串行闪存控制器2；处理器1通过总线向串行闪存控制器2发送操作指令，来控制串行闪存控制器2的运行。处理器1通过总线发送读操作命令；串行闪存控制器2接收由处理器1通过总线发送的读操作；并将读操作翻译成对闪存芯片3进行的读命令；闪存芯片3根据读命令读取数据；串行闪存控制器2接收闪存芯片3读取的数据，并数据通过总线返回给处理器1，完成读操作。串行闪存控制器2提供了一个类似RAM或ROM总线接口，并通过总线接入系统总线，从处理器角度看，串行闪存控制器等同于一个ROM，可以直接执行其中的指令。串行闪存控制器2的缓存单元也有额外的控制接口。在不需要原地执行的时候，可以当做普通的静态随机存储器(SRAM)供处理器使用。需要说明的是，串行闪存控制器2使用外部闪存代替内部嵌入式闪存，支持从几十K字节到几十M字节的闪存空间，具有非常好的灵活性；同时对SOC工艺没有特殊的要求，大大减低了成本；体积上，串行闪存一般只有4到7个管脚，面积也较小，和并行闪存相比体积大大减小；和嵌入式闪存相比，也并不会占用太多额外体积；使用缓存机制降低读取指令的延迟，性能上接近内部嵌入式闪存；支持地址转换，可以灵活的安装或卸载程序；串行闪存控制器具有额外的控制接口，处理器可以直接读或写闪存，因此原地执行的闪存和系统的数据闪存可以共用一块芯片，在很多场合进一步降低了系统的成本和体积；控制器可以和处理器共本文档来自技高网...

【技术保护点】
一种串行闪存控制器(2)，其特征在于，包括：原地执行单元(21)和闪存控制器(23)；所述原地执行单元(21)接收由处理器(1)通过总线发送的读操作，并将所述读操作编译成对闪存芯片(3)进行的读命令后发送给所述闪存控制器(23)；所述闪存控制器(23)将接收的所述读命令发送至闪存芯片(3)，以及在所述闪存芯片(3)根据所述读命令读取数据之后接收所述数据，并发送给所述原地执行单元(21)；所述原地执行单元(21)接收所述数据后将所述数据通过所述总线返回给所述处理器(1)，完成所述处理器(1)的读操作。

【技术特征摘要】
1.一种串行闪存控制器(2)，其特征在于，包括：原地执行单元(21)
和闪存控制器(23)；
所述原地执行单元(21)接收由处理器(1)通过总线发送的读操作，并
将所述读操作编译成对闪存芯片(3)进行的读命令后发送给所述闪存控制器
(23)；
所述闪存控制器(23)将接收的所述读命令发送至闪存芯片(3)，以及
在所述闪存芯片(3)根据所述读命令读取数据之后接收所述数据，并发送给
所述原地执行单元(21)；
所述原地执行单元(21)接收所述数据后将所述数据通过所述总线返回
给所述处理器(1)，完成所述处理器(1)的读操作。
2.根据权利要求1所述的控制器，其特征在于，所述串行闪存控制器(2)
还包括原地执行缓存单元(24)；
所述原地执行单元(21)在接收到由处理器(1)通过总线发送的读操作
后，先根据所述总线上的读操作地址查询所述原地执行缓存单元(24)；如
果缓存命中，则所述原地执行缓存单元(24)中的数据将返回给所述处理器
(1)；
所述原地执行单元用于根据缓存算法将所述数据存储在所述原地址缓存
单元。
3.根据权利要求2所述的控制器，其特征在于，所述原地执行缓存单元
(24)还用于：
当所述缓存没有命中时，所述原地执行单元(21)将所述读操作翻译成
对所述闪存芯片(3)进行的读命令。
4.根据权利要求2所述的控制器，其特征在于，所述原地执行缓存单元
(24)设计额外接口，所述额外接口与所述处理器(1)连接。
5.根据权利要求1或2所述的控制器，其特征在于，所述串行闪存控制

\t器(2)还包括：地址转换单元(22)；
所述地址转换单元(22)用于将所述闪存芯片(3)中不同地址的程序映
射到相同的位置。
6.根据权利要求1或2所述的控制器，其特征在于，所述闪存控制器(23)
设置控制接口，所述处理器(1)通过所述控制接口直接访问所述闪存芯片(3)，
并对其进行读操作...

【专利技术属性】
技术研发人员：黄谆，
申请(专利权)人：致象尔微电子科技上海有限公司，
类型：发明
国别省市：上海;31