一种微分相位射频移相方法及系统技术方案

本发明专利技术公开一种微分相位射频移相方法，包括以下步骤：接收频率控制码，确定DDS频率控制字；设置待调整多路DDS相位为0，频率为频率控制字所对应频点；调整第一路DDS；接收对应DDS的相差数据；将DDS相位相对移3度，即移至3度或273度；判断相差所在象限并查表调整相差至90±1.4度；判断待调整多路DDS是否已调整完，若为否，则转至所述接收对应DDS的相差数据步骤继续调整下一路DDS。本发明专利技术公开一种微分相位射频移相系统。本发明专利技术可用于同时输出多路相关信号，大大降低了硬件设计难度及成本，具有稳定性高、多路输出信号相差小、输出信号频率和幅度调整灵活等优点；同时还具有较好的可扩展性，可通过增减锁相DDS模块的数量可以实现任意N路低相差输出。

【技术实现步骤摘要】

本专利技术属于微波
，具体涉及一种微分相位射频移相方法及系统。
技术介绍
DDS(DirectDigitalSynthesizer，直接数字频率合成器)工作的基本原理是将2π弧度做N位量化，以系统时钟为参考频率对信号相位进行采样，N位频率控制字在每个时钟周期内与相位累加器中的相位进行一次累加，将累加结果的高A位作为地址去寻址相位查找表，将相位信息转化为相应的数字量化控制字，最后经DDS内置的数/模转换和低通滤波器将数字量化值转化为所需要的模拟波形。但是，本专利技术的专利技术人经过研究发现，由于DDS本身的器件特性差异，主要是DDS内部分频器响应时间的差别，使得多个DDS组合在一起工作时，很难保持低相差输出，尤其当输出信号频率点较多时产生的累积相差更加难以避免，这也是目前多路同步输出的技术难点。多路低相差输出频率源在宽带扩频测控、通信等领域中有着重要且广阔的应用前景，但如何解决多路输出相位差异大，相位同步实现的硬件设计难度高和实现困难，成为目前面临的主要问题。
技术实现思路
针对现有技术存在的多路DDS输出相位差较大，相位同步实现的硬件设计难度高和实现困难的技术问题，本专利技术提供一种微分相位射频移相方法。为了实现上述目的，本专利技术采用如下技术方案：一种微分相位射频移相方法，包括以下步骤：接收频率控制码，确定DDS频率控制字；设置待调整多路DDS相位为0，频率为频率控制字所对应频点；调整第一路DDS；接收对应DDS的相差数据；将DDS相位相对移3度，即移至3度或273度；判断相差所在象限并查表调整相差至90±1.4度；判断待调整多路DDS是否已调整完，若为否，则转至所述接收对应DDS的相差数据步骤继续调整下一路DDS。进一步，在所述接收频率控制码，确定DDS频率控制字步骤之前还包括步骤：判断启动信号上升沿是否到来，若为是，则相位调整开始。进一步，在所述接收相差数据步骤之后与将DDS相位相对移3度，即移至3度或273度步骤之前还包括步骤：判断相差是否在线性区，若为否，则移动DDS相位使相差在线性区。本专利技术还公开一种微分相位射频移相系统，包括参考源模块、基准频率模块、多路锁相DDS模块、相位比较模块和控制模块；其中，所述参考源模块适于为整个系统提供基准频率信号；所述基准频率模块适于根据所述基准频率信号为多路锁相DDS模块提供相位基准信号；所述多路锁相DDS模块适于根据所述基准频率信号调整多路相位信号，并在所述控制模块的控制下，按照上述微分相位射频移相方法将每路锁相DDS模块移至需要的相位，实现多路低相差信号输出；所述相位比较模块适于对所述基准频率模块和多路锁相DDS模块的相位进行比较，并将比较后的相差数据传输至所述控制模块；所述控制模块适于根据所述相差数据及产生的频率控制码，控制所述多路锁相DDS模块和基准频率模块的相位、频率和幅度。进一步，所述参考源模块包括顺序连接的恒温控制晶体振荡器、放大器、功分器和分频器；所述恒温控制晶体振荡器提供系统所需要的参考时钟信号，经所述放大器和功分器后一路直接输出，另一路经所述分频器后作为所述基准频率模块、多路锁相DDS模块和控制模块的参考时钟。进一步，所述基准频率模块包括第一PLL单元和第一DDS单元，将所述第一PLL单元产生的第一频率信号放大的第一放大器，将所述第一DDS单元产生的第二频率信号滤波的第一带通滤波器，将放大的第一频率信号和滤波的第二频率信号进行下变频的第一混频器，并对混频后的信号进行滤波的至少一级第二带通滤波器和放大的至少一级第二放大器。进一步，所述多路锁相DDS模块中的单个锁相DDS模块包括第二PLL单元和第二DDS单元，将所述第二PLL单元产生的第三频率信号放大的第三放大器，将所述第二DDS单元产生的第四频率信号滤波的第三带通滤波器，将放大的第三频率信号和滤波的第四频率信号进行下变频的第二混频器，对混频后的信号进行滤波的至少一级第四带通滤波器和放大的至少一级第四放大器，并对滤波和放大处理后的信号进行故障检测的故检器。进一步，所述多路锁相DDS模块中包括十路并列设置的锁相DDS模块。进一步，信号通过混频器下变频，均再经过两级带通滤波器和三级放大器后输出。进一步，所述控制模块包括微控制单元、FPGA单元和主控计算机；所述主控计算机产生并通过串口输出频率控制码，所述微控制单元输出相位调整数据，所述FPGA单元接收所述频率控制码和相位调整数据，按要求控制多路锁相DDS模块和基准频率模块的相位、频率和幅度。本专利技术提供的微分相位射频移相方法和系统，可用于同时输出多路相关信号，大大降低了硬件设计难度及成本，具有稳定性高、多路输出信号相差小、输出信号频率和幅度调整灵活等优点；同时，微分相位射频移相方法和系统还具有较好的可扩展性，可通过增减锁相DDS模块的数量可以实现任意N路低相差输出，另外还可以通过控制DDS的移相值，实现正交输出或是反相输出等功能。附图说明图1是本专利技术提供的微分相位射频移相方法流程示意图。图2是本专利技术提供的微分相位射频移相系统原理结构示意图。图中，1、参考源模块；11、恒温控制晶体振荡器；12、放大器；13、功分器；14、分频器；2、基准频率模块；21、第一PLL单元；22、第一DDS单元；23、第一放大器；24、第一带通滤波器；25、第一混频器；26、第二带通滤波器；27、第二放大器；3、多路锁相DDS模块；31、第二PLL单元；32、第二DDS单元；33、第三放大器；34、第三带通滤波器；35、第二混频器；36、故检器；37、第四带通滤波器；38、第四放大器；4、相位比较模块；5、控制模块；51、微控制单元；52、FPGA单元；53、主控计算机。具体实施方式为了使本专利技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本专利技术。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。请参考图1所示，本专利技术公开一种微本文档来自技高网...

【技术保护点】
一种微分相位射频移相方法，其特征在于，包括以下步骤：接收频率控制码，确定DDS频率控制字；设置待调整多路DDS相位为0，频率为频率控制字所对应频点；调整第一路DDS；接收对应DDS的相差数据；将DDS相位相对移3度，即移至3度或273度；判断相差所在象限并查表调整相差至90±1.4度；判断待调整多路DDS是否已调整完，若为否，则转至所述接收对应DDS的相差数据步骤继续调整下一路DDS。

【技术特征摘要】
1.一种微分相位射频移相方法，其特征在于，包括以下步骤：
接收频率控制码，确定DDS频率控制字；
设置待调整多路DDS相位为0，频率为频率控制字所对应频点；
调整第一路DDS；
接收对应DDS的相差数据；
将DDS相位相对移3度，即移至3度或273度；
判断相差所在象限并查表调整相差至90±1.4度；
判断待调整多路DDS是否已调整完，若为否，则转至所述接收
对应DDS的相差数据步骤继续调整下一路DDS。
2.根据权利要求1所述的微分相位射频移相方法，其特征在于，
在所述接收频率控制码，确定DDS频率控制字步骤之前还包括步骤：
判断启动信号上升沿是否到来，若为是，则相位调整开始。
3.根据权利要求1所述的微分相位射频移相方法，其特征在于，
在所述接收相差数据步骤之后与将DDS相位相对移3度，即移至3
度或273度步骤之前还包括步骤：判断相差是否在线性区，若为否，
则移动DDS相位使相差在线性区。
4.一种微分相位射频移相系统，其特征在于，包括参考源模块、
基准频率模块、多路锁相DDS模块、相位比较模块和控制模块；其
中，
所述参考源模块适于为整个系统提供基准频率信号；
所述基准频率模块适于根据所述基准频率信号为多路锁相DDS

\t模块提供相位基准信号；
所述多路锁相DDS模块适于根据所述基准频率信号调整多路相
位信号，并在所述控制模块的控制下，按照上述权利要求1-3中任一
项所述微分相位射频移相方法将每路锁相DDS模块移至需要的相位，
实现多路低相差信号输出；
所述相位比较模块适于对所述基准频率模块和多路锁相DDS模
块的相位进行比较，并将比较后的相差数据传输至所述控制模块；
所述控制模块适于根据所述相差数据及产生的频率控制码，控制
所述多路锁相DDS模块和基准频率模块的相位、频率和幅度。
5.根据权利要求4所述的微分相位射频移相系统，其特征在于，
所述参考源模块包括顺序连接的恒温...

【专利技术属性】
技术研发人员：戴梅生，高青春，
申请(专利权)人：中国电子科技集团公司第二十六研究所，
类型：发明
国别省市：重庆;50