一种基于VPX结构的无线实时信号处理板卡制造技术

本实用新型专利技术提供一种基于VPX结构的无线实时信号处理板卡，该板卡包括：电源模块；VPX插接件；相互连接的两个DSP处理节点，其中一个DSP处理节点与VPX插接件连接；相互连接的两个FPGA处理节点，每个FPGA处理节点均与VPX插接件连接；分别与两个FPGA处理节点、VPX插接件连接的FPGA配置节点；与一个FPGA处理节点连接的两路ADC电路；与另一个FPGA处理节点连接的两路ADC电路和一路DAC电路。本实用新型专利技术使得在不改变原有信号处理机体系结构的前提下，有效地提高了处理机的处理能力。

【技术实现步骤摘要】

本技术涉及信号处理领域，尤其是涉及一种基于VPX结构的无线实时信号处理板卡。
技术介绍
目前，某型号产品用的无线通信实时信号处理板卡所采用的核心处理器是Xilinx公司的XC5VSX95T和AD公司TS201处理器。而随着无线通信带宽的增加，对宽带信号的实时处理能力的需求在不断增长。目前只能通过不断的增加板卡的数量来满足应用的需求，这必然使系统复杂度增加，导致成本增加，可靠性降低。因此，要满足无线通信实时对信号处理能力提升的要求，必须在板卡中采用集成度更高，性能更强的处理器，在不改变信号处理机体系结构的前提下，有效提高处理能力，同时满足对系统的实时性和可靠性要求。
技术实现思路
本技术的目的在于：针对现有技术存在的问题，提供一种基于VPX结构的无线实时信号处理板卡，解决目前无线通信信号处理板处理能力不够强大、各种功能接口不够丰富的缺点，针对Xilinx的高性能FPGA-XC7K410T和ADI的ADSP-TS201S实现了一款处理能力强，外部接口丰富的无线通信信号处理板卡。本技术的技术目的通过以下技术方案来实现：一种基于VPX结构的无线实时信号处理板卡，其特征在于，该板卡包括：电源模块；VPX插接件；相互连接的两个DSP处理节点，其中一个DSP处理节点与VPX插接件连接；相互连接的两个FPGA处理节点，每个FPGA处理节点均与VPX插接件连接；分别与两个FPGA处理节点、VPX插接件连接的FPGA配置节点；与一个FPGA处理节点连接的两路ADC电路；与另一个FPGA处理节点连接的两路ADC电路和一路DAC电路。作为进一步的技术方案，每个FPGA处理节点均由1片XC7K410T-2FFG900I和1片容量为256Mb的FLASH组成。作为进一步的技术方案，每个DSP处理节点均由1片ADSP-TS201S-BP576和2片容量为512MB的SDRAM组成，且DSP的配置芯片为1片16Mb的FLASH。作为进一步的技术方案，FPGA配置节点由1片XC6SLX150T-3FGG676I和1片64Mb的FLASH组成。作为进一步的技术方案，ADC电路采用2片ADI公司的AD9643BCPZ-250型号的芯片。作为进一步的技术方案，DAC电路采用ADI公司的AD9739BBCZ型号的芯片。作为进一步的技术方案，两个FPGA处理节点之间采用4路×1的RocketIO和20对LVDS进行互联通信；两个DSP处理节点之间采用×1的LinkPort进行互连通信。作为进一步的技术方案，VPX插接件包括P1口、P2口、P3口；每个FPGA处理节点通过1路×4的RapidIO连接到P1口、通过4路×1的RocketIO连接到P2口；一个DSP处理节点通过×1的LinkPort连接到P3口；FPGA配置节点通过1路×4的RapidIO连接到P1口。与现有技术相比，本技术具有以下优点：1、集成了两片高性能XC7K410T-2FFG900IFPGA芯片、两片高性能ADSP-TS201S-BP576DSP芯片，四路ADC和一路DAC，使得单路ADC的采样由原来的20M提升到60M，整个板卡的采样带宽由原来的80M提升到240M；实时处理能力提高3倍；2、集成了RapidIO接口、RocketIO接口、10/100兆以太网接口、LVDS接口、LinkPort接口等，极大地丰富了板卡的对外接口能力；3、能够在不改变原标准信号处理机体系结构的基础上，不改变机箱机械结构、总线架构以及主控和电源模块，仅通过在原信号处理机中增加基于XC7K410T和ADSP-TS201S的无线信号实时处理板或用基于TMS320C6678的信号处理板替换原有的基于XC5VSX95T和ADSP-TS201S的信号处理板，即可方便地实现原信号处理机计算能力的提升。附图说明图1为本技术的电路结构示意图。具体实施方式下面结合附图和具体实施例对本技术进行详细说明。实施例本技术提供一种基于XC7K410T-2FFG900I和ADSP-TS201S-BP576的信号处理板卡，其电路结构参见图1所示，包括VPX接插件、电源模块、时钟模块、两个DSP处理节点(DSP1和DSP2)、两个FPGA处理节点(FPGA1和FPGA2)、一个FPGA配置节点(FPGA3)、四路ADC(ADC1、ADC2、ADC3和ADC4)、一路DAC和一个10/100M以太网模块和1个在线调试模块。电源模块用于向板上各功能模块提供工作电压。时钟模块用于向板上各功能模块提供工作时钟，为了适应较低的工作温度，对时钟进行了冗余设计，另外时钟模块还提供外部参考时钟接口。两个FPGA处理节点各由1片XC7K410T-2FFG900I和1片容量为256Mb的FLASHJS28F256P30TFE组成。两个DSP处理节点各由1片ADSP-TS201S-BP576和2片容量为512MB的SDRAMMT48LC32M16A2P-75IT组成，共1GB的容量，DSP的配置芯片为1片16Mb的FLASHSST39VF1681，并通过地址数据总线进行连接。FPGA配置节点由1片XC6SLX150T-3FGG676I和1片64Mb的M25P64-VMF6TP组成。ADC采用2片ADI公司的AD9643BCPZ-250，采样率高达250MSPS。DAC采用ADI公司的AD9739BBCZ，采样率高达2.5GSPS。上述各器件之间的连接关系是：两个FPGA处理节点之间采用4路×1的RocketIO和20对LVDS进行互联通信，RocketIO速率可达6.25Gbps；两个DSP处理节点之间采用×1的LinkPort进行互连通信，速率可达8Gbps，可用于较大数据量的传输；FPGA与DSP之间采用×1的LinkPort和18位地址32位数据总线进行互连通信，LinkPort速率可达8Gbps。VPX接插件包括P0口、P1口、P2口、P3口和P4口。电源模块连接P0口。每个FPGA处理节点通过各通过1路×4的RapidIO连接到P1口，各通过4路×1的RocketIO连接到P2口，均可实现板间互联，速率为6.25Gbps。DSP1通过×1的LinkPort连接到P3口，用于板间互联通信。FPGA3通过1路×4的RapidIO连接到P1口，用于板间互联，速率为6.25Gbps。FPGA1处理节点有12对LVDS接口连接到前面板的J30J接口(即图中GPIO)，<本文档来自技高网...

【技术保护点】
一种基于VPX结构的无线实时信号处理板卡，其特征在于，该板卡包括：电源模块；VPX插接件；相互连接的两个DSP处理节点，其中一个DSP处理节点与VPX插接件连接；相互连接的两个FPGA处理节点，每个FPGA处理节点均与VPX插接件连接；分别与两个FPGA处理节点、VPX插接件连接的FPGA配置节点；与一个FPGA处理节点连接的两路ADC电路；与另一个FPGA处理节点连接的两路ADC电路和一路DAC电路。

【技术特征摘要】
1.一种基于VPX结构的无线实时信号处理板卡，其特征在于，该板卡包括：
电源模块；VPX插接件；相互连接的两个DSP处理节点，其中一个DSP处理节点
与VPX插接件连接；相互连接的两个FPGA处理节点，每个FPGA处理节点均与
VPX插接件连接；分别与两个FPGA处理节点、VPX插接件连接的FPGA配置节
点；与一个FPGA处理节点连接的两路ADC电路；与另一个FPGA处理节点连
接的两路ADC电路和一路DAC电路。
2.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特
征在于，每个FPGA处理节点均由1片XC7K410T-2FFG900I和1片容量为256Mb
的FLASH组成。
3.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特
征在于，每个DSP处理节点均由1片ADSP-TS201S-BP576和2片容量为512MB
的SDRAM组成，且DSP的配置芯片为1片16Mb的FLASH。
4.根据权利要求1所述的一种基于VPX结构的无线实时信号处理板卡，其特
征在于，FPGA配置节点由1片XC6...

【专利技术属性】
技术研发人员：王中航，王巍，
申请(专利权)人：中国电子科技集团公司第三十研究所，
类型：新型
国别省市：四川;51