集成电路封装焊盘以及形成方法技术

本发明专利技术提供一种半导体器件及其制造方法。该半导体器件包括具有通孔的集成电路，通孔邻近集成电路管芯，其中，在集成电路管芯和通孔之间插入模塑料。通孔具有延伸穿过图案化层的凸出物，并且通孔可以从图案化层的表面偏移。可以通过选择性地去除用于形成通孔的晶种层形成凹槽。本发明专利技术实施例涉及集成电路封装焊盘以及形成方法。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2014年12月3日提交的名称为“IntegratedCircuitPackagePadandMethodsofFormingSame”的美国临时专利申请第62/087，090号的优先权，其全部内容结合于此作为参考。
本专利技术实施例涉及集成电路封装焊盘以及形成方法。
技术介绍
半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通常通过以下步骤来制造半导体器件：在半导体衬底上方相继沉积绝缘或介电层、导电层和半导体材料层；以及使用光刻来图案化该多个材料层，以在该多个材料层上形成电路组件和元件。通常，在单个半导体晶圆上制造数十或数百个集成电路。通过沿着划线锯切集成电路来分割单独的管芯。然后，以多芯片模式或以其他封装类型来分别地封装单独的管芯。由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业已经历了快速的发展。在很大程度上，集成密度的这种提高源自于最小部件尺寸的不断减小(例如，将半导体工艺节点减小至亚20nm节点)，这允许在给定区域内集成更多的组件。由于对小型化的需求，近来已经发展了更高速度和更大带宽以及更低功耗和延迟，所以已经产生一种更小且更富创造性的半导体管芯封装技术的需要。随着半导体技术的进一步发展，已经出现了堆叠的半导体器件(例如，三维集成电路(3DICs))作为有效替代以进一步减小半导体器件的物理尺寸。在堆叠的半导体器件中，在不同的半导体晶圆上制造诸如逻辑电路、存储器电路、处理器电路等的有源电路。两个或更多的半导体晶圆可以彼此安装或堆叠以进一步降低半导体器件的形状因数。叠层封装件(POP)器件是一种类型的3DIC，其中，封装管芯并且然后将管芯与另一封装过的管芯或管芯封装在一起。
技术实现思路
根据本专利技术的一个实施例，提供了一种制造半导体器件的方法，所述方法包括：在载体衬底上方形成第一层；在所述第一层上形成通孔；在所述第一层上方放置集成电路管芯；在所述第一层上方形成模塑料，所述模塑料沿着所述集成电路管芯和所述通孔的侧壁延伸；去除所述载体衬底，暴露所述第一层；以及完全去除所述第一层，因此暴露所述通孔。根据本专利技术的另一实施例，还提供了一种制造半导体器件的方法，所述方法包括：在载体衬底上方形成第一层，所述第一层具有开口；在所述第一层上形成通孔，所述通孔具有延伸至所述开口内的通孔凸出物；在所述第一层上方放置集成电路管芯；在所述第一层上方形成模塑料，所述模塑料沿着所述集成电路管芯和所述通孔的侧壁延伸；在所述集成电路管芯和所述通孔上方形成再分布层；去除所述载体衬底，暴露所述第一层；以及使所述第一层凹进使得所述通孔从所述第一层突出。根据本专利技术的又另一实施例，还提供了一种半导体器件，包括：集成电路管芯，所述集成电路管芯具有正侧和背侧；模塑料，邻近所述集成电路管芯的侧壁；以及第一层，在所述模塑料上方、具有延伸穿过所述第一层的通孔凸出物的通孔上方延伸。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1至图9是根据一些实施例的形成半导体器件的各个中间步骤的截面图。图10至图12是根据一些实施例的形成半导体器件的各个中间步骤的截面图。图13至图20是根据一些实施例的形成半导体器件的各个中间步骤的截面图。图21至图23是根据一些实施例的形成半导体器件的各个中间步骤的截面图。图24至图31是根据一些实施例的形成半导体器件的各个中间步骤的截面图。图32至图40是根据一些实施例的形成半导体器件的各个中间步骤的截面图。具体实施方式以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。将结合在具体的环境中的实施例来描述实施例，即，三维(3D)集成扇出(InFO)叠层封装件(PoP)器件。然而，其他实施例也可以应用于其他电连接组件，其他电连接组件包括但不限定于，处理衬底、插入件、衬底等中、装配封装或安装输入组件、板、管芯或其他组件中的叠层封装件装配、芯片与芯片装配、晶圆与晶圆装配、芯片与衬底装配，或其他实施例也可以应用于连接封装或安装任何类型的集成电路或电子部件的组合。图1至图9示出了根据一些实施例的在形成半导体封装件中的中间步骤的截面图。首先，参照图1，图1示出了具有释放层102的载体衬底100以及在其上形成的背侧介电层104。通常地，载体衬底100在后续的工艺步骤中提供临时的机械和结构支撑。例如，载体衬底102可以包括任何合适的材料，诸如硅基材料(诸如硅晶圆、玻璃或氧化硅)或其他材料(诸如氧化铝、陶瓷材料)、这些材料的任意组合等。在一些实施例中，为了适应进一步的工艺，载体衬底100是平坦的。释放层120是形成在载体衬底100上方的可选层，可以允许更加容易地去除载体衬底100。如下面更详细的解释，各个层和器件将放置在载体衬底100的上方，之后可以去除载体衬底100。可选的释放层102有助于载体衬底100的去除，减少了对形成在载体衬底100上方的结构的损坏。释放层102可以由基于聚合物的材料形成。在一些实施例中，释放层102是诸如光热转换(LTHC)释放涂层的基于环氧树脂的热释放材料，该材料在被加热时失去其粘性。在其他实施例中，释放层本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在载体衬底上方形成第一层；在所述第一层上形成通孔；在所述第一层上方放置集成电路管芯；在所述第一层上方形成模塑料，所述模塑料沿着所述集成电路管芯和所述通孔的侧壁延伸；去除所述载体衬底，暴露所述第一层；以及完全去除所述第一层，因此暴露所述通孔。

【技术特征摘要】
2014.12.03 US 62/087,090;2015.06.18 US 14/743,4511.一种制造半导体器件的方法，所述方法包括：
在载体衬底上方形成第一层；
在所述第一层上形成通孔；
在所述第一层上方放置集成电路管芯；
在所述第一层上方形成模塑料，所述模塑料沿着所述集成电路管芯和
所述通孔的侧壁延伸；
去除所述载体衬底，暴露所述第一层；以及
完全去除所述第一层，因此暴露所述通孔。
2.根据权利要求1所述的方法，进一步包括，使所述模塑料凹进使得
所述通孔从所述模塑料的表面突出第一距离。
3.根据权利要求2所述的方法，其中，所述第一距离等于或大于2μ
m。
4.根据权利要求1所述的方法，进一步包括，在去除所述载体衬底之
前，在所述集成电路管芯和所述通孔上方形成再分布层。
5.根据权利要求1所述的方法，进一步包括，在形成所述通孔之前，
在所述第一层上方形成第二层。
6.根据权利要求5所述的方法，其中，...

【专利技术属性】
技术研发人员：余振华，陈宪伟，吴集锡，叶德强，苏安治，陈威宇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71