电子器件的开关控制装置、方法和电子器件制造方法及图纸

本发明专利技术提供了一种电子器件的开关控制装置、方法和电子器件。所述电子器件的开关控制装置包括：高电平输出单元，与高电平输入端连接，用于向高电平输入端输出具有预定幅值的高电平；所述预定幅值大于预定电压；逻辑电平输出单元，用于输出逻辑电平；以及，开关单元，控制端接入逻辑电平，第一端与接地端连接，第二端接入低电平，用于当逻辑电平处于第一状态时控制所述第一端与第二端连接，以控制开启电子器件，当所述逻辑电平处于第二状态时控制所述第一端不与所述第二端连接，以控制关闭所述电子器件。本发明专利技术所述的电子器件的开关控制装置、方法和电子器件能够产生幅值大的开启电压，能方便的控制电子器件的开启和关断。

【技术实现步骤摘要】

本专利技术涉及电子器件的开关控制
，尤其涉及一种电子器件的开关控制装置、方法和电子器件。
技术介绍
如图1所示，现有技术是由电平转换电路11将逻辑控制器12输出的最大幅值为3.3V的高电平VC1，转换为最大幅值为5.5V的高电平VC2，然后将VC2输出至电子器件10的高电平输入端Singal，以控制打开该电子器件10，当该逻辑控制器12输出的是低电平时，电子器件10关闭；在图1中，电子器件10的接地端GND接地，地端标示为Gnd。但是现有的电平转换电路最大只能生成幅值为5.5V的高电平，但是有些电子器件的用于开启的高电平是大于5.5V的，因此采用现有的电平转换电路不能成功开启这些电子器件。
技术实现思路
本专利技术的主要目的在于提供一种电子器件的开关控制装置、方法和电子器件，解决现有技术中由电平转换电路生成的高电平幅值小而不能满足所有的电子器件的开启控制的问题。为了达到上述目的，本专利技术提供了一种电子器件的开关控制装置，所述电子器件包括接地端和高电平输入端，所述开关控制装置包括：高电平输出单元，与所述高电平输入端连接，用于向所述高电平输入端输出具有预定幅值的高电平；所述预定幅值大于预定电压；逻辑电平输出单元，用于输出逻辑电平；以及，开关单元，控制端接入所述逻辑电平，第一端与所述接地端连接，第二端接入低电平，用于当所述逻辑电平处于第一状态时控制所述第一端与所述第二端连接，以控制开启所述电子器件，当所述逻辑电平处于第二状态时控制所述第一端不与所述第二端连接，以控制关闭所述电子器件。实施时，所述高电平输出单元具体用于分时向所述高电平输入端输出具有不同的预定幅值的高电平。实施时，所述开关单元包括：开关晶体管，控制极接入所述逻辑电平，第一极与所述接地端连接，第二极接入低电平。实施时，所述开关晶体管包括开关三极管；所述开关三极管，基极接入所述逻辑电平，第一极与所述接地端连接，第二极接入低电平。实施时，所述开关晶体管包括开关MOS管或开关TFT；所述开关晶体管，栅极接入所述逻辑电平，第一极与所述接地端连接，第二极接入低电平。实施时，在所述开关晶体管包括开关MOS管时，当所述开关MOS管为N沟道增强型MOS管或P沟道耗尽型MOS管时，当所述逻辑电平处于第一状态时，所述逻辑电平为高电平，当所述逻辑电平处于第二状态时，所述逻辑电平为低电平；在所述开关晶体管包括开关MOS管时，当所述开关晶体管为P沟道增强型晶体管或N沟道耗尽型晶体管时，当所述逻辑电平处于第一状态时，所述逻辑电平为低电平，当所述逻辑电平处于第二状态时，所述逻辑电平为高电平。本专利技术还提供了一种电子器件的开关控制方法，所述电子器件包括接地端和高电平输入端，所述开关控制方法包括：高电平输出单元向电子器件的高电平输入端输出预定幅值的高电平；所述预定幅值大于预定电压；逻辑电平输出单元输出逻辑电平；当所述逻辑电平处于第一状态时，开关单元控制低电平接入所述电子器件的接地端，以控制打开所述电子器件；当所述逻辑电平处于第二状态时，所述开关单元控制所述电子器件的接地端悬空，以控制关闭所述电子器件。实施时，所述高电平输出单元向电子器件的高电平输入端输出预定幅值的高电平步骤包括：所述高电平输出单元分时向所述高电平输入端输出具有不同的预定幅值的高电平。实施时，所述开关单元包括开关晶体管；所述当所述逻辑电平处于第一状态时，开关单元控制低电平接入所述电子器件的接地端，当所述逻辑电平处于第二状态时，所述开关单元控制所述电子器件的接地端悬空步骤包括：当所述逻辑电平为第一电平时，所述开关晶体管导通所述电子器件的接地端与低电平输入端之间的连接，当所述逻辑电平为第二电平时，所述开关晶体管断开所述电子器件的接地端与低电平输入端之间的连接，以使得所述电子器件的接地端悬空。本专利技术还提供了一种电子器件，包括接地端和高电平输入端，述电子器件还包括上述的开关控制装置。本专利技术所述的电子器件的开关控制装置、方法和电子器件能够产生比现有的电平转换器能产生的幅值更大的开启电压，并能方便的控制电子器件的开启和关断。附图说明图1是现有的电子器件的开关控制装置的结构图；图2是本专利技术实施例所述的电子器件的开关控制装置的结构图；图3A是本专利技术所述的电子器件的开关控制装置的第一具体实施例的结构图；图3B是本专利技术所述的电子器件的开关控制装置的第二具体实施例的结构图；图3C是本专利技术所述的电子器件的开关控制装置的第三具体实施例的结构图；图3D是本专利技术所述的电子器件的开关控制装置的第四具体实施例的结构图；图4A是本专利技术所述的电子器件的开关控制装置的第五具体实施例的结构图；图4B是本专利技术所述的电子器件的开关控制装置的第六具体实施例的结构图；图4C是本专利技术所述的电子器件的开关控制装置的第七具体实施例的结构图；图4D是本专利技术所述的电子器件的开关控制装置的第八具体实施例的结构图；图5是本专利技术所述的电子器件的开关控制方法的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图2所示，本专利技术实施例所述的电子器件的开关控制装置，用于对电子器件20进行开关控制，所述电子器件20包括接地端GND和高电平输入端Signal；所述开关控制装置包括：高电平输出单元21，与所述高电平输入端Signal连接，用于向所述高电平输入端Signal输出具有预定幅值的高电平VCC；所述预定幅值大于预定电压；逻辑电平输出单元22，用于输出逻辑电平LS；以及，开关单元23，控制端Ctrl接入所述逻辑电平，第一端D1与所述接地端GND连接，第二端D2接入低电平VSS，用于当所述逻辑电平LS处于第一状态时控制所述第一端D1与所述第二端D2连接，以控制开启所述电子器件20，当所述逻辑电平处于第二状态时控制所述第一端D1与所述第二端D2不连接，以控制关闭所述电子器件20。本专利技术实施例所述的开关控制装置通过高电平输出单元21向电子器件的高电平输入端Signal输出高电平VCC，与现有技术相比，该高电平VC本文档来自技高网...

【技术保护点】
一种电子器件的开关控制装置，所述电子器件包括接地端和高电平输入端，其特征在于，所述开关控制装置包括：高电平输出单元，与所述高电平输入端连接，用于向所述高电平输入端输出具有预定幅值的高电平；所述预定幅值大于预定电压；逻辑电平输出单元，用于输出逻辑电平；以及，开关单元，控制端接入所述逻辑电平，第一端与所述接地端连接，第二端接入低电平，用于当所述逻辑电平处于第一状态时控制所述第一端与所述第二端连接，以控制开启所述电子器件，当所述逻辑电平处于第二状态时控制所述第一端不与所述第二端连接，以控制关闭所述电子器件。

【技术特征摘要】
1.一种电子器件的开关控制装置，所述电子器件包括接地端和高电平输
入端，其特征在于，所述开关控制装置包括：
高电平输出单元，与所述高电平输入端连接，用于向所述高电平输入端输
出具有预定幅值的高电平；所述预定幅值大于预定电压；
逻辑电平输出单元，用于输出逻辑电平；以及，
开关单元，控制端接入所述逻辑电平，第一端与所述接地端连接，第二端
接入低电平，用于当所述逻辑电平处于第一状态时控制所述第一端与所述第二
端连接，以控制开启所述电子器件，当所述逻辑电平处于第二状态时控制所述
第一端不与所述第二端连接，以控制关闭所述电子器件。
2.如权利要求1所述的电子器件的开关控制装置，其特征在于，所述高
电平输出单元具体用于分时向所述高电平输入端输出具有不同的预定幅值的
高电平。
3.如权利要求1或2所述的电子器件的开关控制装置，其特征在于，所
述开关单元包括：开关晶体管，控制极接入所述逻辑电平，第一极与所述接地
端连接，第二极接入低电平。
4.如权利要求3所述的电子器件的开关控制装置，其特征在于，所述开
关晶体管包括开关三极管；
所述开关三极管，基极接入所述逻辑电平，第一极与所述接地端连接，第
二极接入低电平。
5.如权利要求3包括所述的电子器件的开关控制装置，其特征在于，所
述开关晶体管包括开关MOS管或开关TFT；
所述开关晶体管，栅极接入所述逻辑电平，第一极与所述接地端连接，第
二极接入低电平。
6.如权利要求5所述的电子器件的开关控制装置，其特征在于，在所述
开关晶体管包括开关MOS管时，当所述开关MOS管为N沟道增强型MOS
管或P沟道耗尽型MOS管时，当所述逻辑电平处于第一状态时，所述逻辑电
平为高电平，当所述逻辑电平处于第二状态时，所述逻辑电平为低...

【专利技术属性】
技术研发人员：林琳，孙伟，陈丽莉，陈忠君，李牧冰，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11