一种低相噪雷达频率源产生电路制造技术

一种低相噪雷达频率源产生电路，其包括采样时钟电路、频率源产生芯片、FPGA以及频率源输出端；采样时钟电路以及FPGA分别接入频率源产生芯片；频率源产生芯片接入频率源输出端。本发明专利技术提供了一种低相噪雷达频率源、可获得较高的雷达改善因子以及可提高抗干扰能力的低相噪雷达频率源产生电路。

【技术实现步骤摘要】

本专利技术属于雷达
，涉及一种低相噪雷达频率源产生电路。
技术介绍
S波段雷达导引头频率源一般要求在1kHz频偏相相位噪声优于-105dBc/Hz，10KHz优于-125dBc/Hz。相位噪声是雷达频率源的最重要指标之一，相位噪声会引起基带信噪比下降，进而影响雷达对目标的分辨能力。目前所用的雷达系统性能低、频率源相噪较高、抗杂波能力差。
技术实现思路
为了解决
技术介绍
中存在的上述技术问题，本专利技术提供了一种低相噪雷达频率源、可获得较高的雷达改善因子以及可提高抗干扰能力的低相噪雷达频率源产生电路。本专利技术的技术解决方案是：本专利技术提供了一种低相噪雷达频率源产生电路，其特殊之处在于：所述低相噪雷达频率源产生电路包括采样时钟电路、频率源产生芯片、FPGA以及频率源输出端；所述采样时钟电路以及FPGA分别接入频率源产生芯片；所述频率源产生芯片接入频率源输出端。上述采样时钟电路包括频率综合器以及平衡不平衡转换器；所述频率综合器通过平衡不平衡转换器接入频率源产生芯片。上述低相噪雷达频率源产生电路还包括射频变压器以及滤波器；所述频率源产生芯片依次通过射频变压器以及滤波器接入频率源输出端。上述滤波器是多阶带通滤波器。上述滤波器是五级带通滤波器。上述滤波器包括第一电感、第一电容、第二电感、第二电容、第三电感以及第三电容；所述第一电感、第一电容、第三电感以及第三电容依次串联；所述第二电感的一端接地，另一端与第三电感串联；所述第二电容的一端接地，另一端与第三电感串联；所述射频变压器接入第一电感；所述第三电容接入频率源输出端。上述滤波器还包括设置在第三电容与频率源输出端之间的第四电感、第四电容、第五电感以及第五电容；所述第三电容依次通过第五电感和第五电容接入频率源输出端；所述第四电感的一端接地，另一端与第五电感串联；所述第四电容的一端接地，另一端与第五电感串联。上述频率源产生芯片是JDDS9910。本专利技术的优点是：本专利技术所提供的低相噪雷达频率源产生电路，是由外部高稳定频率综合器G1提供时钟，经单端转差分巴伦N1为DDS频率源专用产生芯片D2提供采样时钟，D1通过SPI接口写入频率、幅度及相位控制字进入到D2的ROM中。更新D2的I/O_UPDATE引脚上升沿，生效三种控制字内容，完成D2配置后，D2输出30MHz频率和功率为-10dB的信号，经射频变压器N2差分转单端后，进入五级专用带通滤波器Z1滤波，输出低相噪雷达频率源fout＝30MHz。本专利技术所提供的低相噪雷达频率源设计方法，相位噪声能够达到1kHz频偏处为-128dBc/Hz，10kHz频偏处达到-143dBc/Hz，极大的改善了目前雷达导引头频率源的相位噪声指标，有效提高雷达改善因子，保证雷达在强杂波环境中仍然可以捕捉目标，提高雷达在复杂背景下的目标搜索、定位及武器的精确打击能力。附图说明图1是本专利技术所提供的低相噪雷达频率源产生电路的框架原理图；图2是本专利技术所采用的滤波电路的原理示意图。具体实施方式参见图1，本专利技术提供了一种低相噪雷达频率源产生电路，该低相噪雷达频率源产生电路包括采样时钟电路、频率源产生芯片、FPGA以及频率源输出端；采样时钟电路以及FPGA分别接入频率源产生芯片；频率源产生芯片接入频率源输出端；采样时钟电路包括频率综合器以及平衡不平衡转换器；频率综合器通过平衡不平衡转换器接入频率源产生芯片。低相噪雷达频率源产生电路还包括射频变压器以及滤波器；频率源产生芯片依次通过射频变压器以及滤波器接入频率源输出端。滤波器是多阶带通滤波器，尤其是五级带通滤波器。参见图2，本专利技术所采用的滤波器包括第一电感L1、第一电容C1、第二电感L2、第二电容C2、第三电感L3以及第三电容C3；第一电感L1、第一电容C1、第三电感L3以及第三电容C3依次串联；第二电感L2的一端接地，另一端与第三电感L3串联；第二电容C2的一端接地，另一端与第三电感L3串联；射频变压器N2接入第一电感L1；第三电容C接入频率源输出端。同时，滤波器还包括设置在第三电容C3与频率源输出端之间的第四电感L4、第四电容C4、第五电感L5以及第五电容C5；第三电容C3依次通过第五电感L5和第五电容C5接入频率源输出端；第四电感L4的一端接地，另一端与第五电感L5串联；第四电容C4的一端接地，另一端与第五电感L5串联。频率源产生芯片是JDDS9910。硬件：采样FPGA+JDDS9910实现雷达频率源产生电路，采用射频变压器改善输入输出信号特性，利用专用滤波器为输出信号滤波等。逻辑：FPGA逻辑通过JDDS9910的SPI接口对雷达频率源的频率、相位、噪声等参数进行控制，得到特定系统所需频率源，本系统为30MHz。系统由外部高稳定频率综合器G1提供时钟(sys_clk＝240MHz)，经单端转差分巴伦(平衡不平衡转换器)N1(ETC1-1-13+)为DDS频率源专用产生芯片D2(JDDS9910)提供采样时钟，D1(XQ2V1000)通过SPI接口写入频率(FTW)、幅度(ASF)及相位控制字进入到D2的ROM中。更新D2的I/O_UPDATE引脚上升沿，生效三种控制字内容，完成D2配置后，D2输出30MHz频率和功率为-10dB的信号，经射频变压器N2(TC1-1TG2+)差分转单端后，进入专用五级专用带通滤波器Z1滤波，输出低相噪雷达频率源fout＝30MHz。本文档来自技高网...

【技术保护点】
一种低相噪雷达频率源产生电路，其特征在于：所述低相噪雷达频率源产生电路包括采样时钟电路、频率源产生芯片、FPGA以及频率源输出端；所述采样时钟电路以及FPGA分别接入频率源产生芯片；所述频率源产生芯片接入频率源输出端。

【技术特征摘要】
1.一种低相噪雷达频率源产生电路，其特征在于：所述低相噪雷达频率源
产生电路包括采样时钟电路、频率源产生芯片、FPGA以及频率源输出端；所述
采样时钟电路以及FPGA分别接入频率源产生芯片；所述频率源产生芯片接入频
率源输出端。
2.根据权利要求1所述的低相噪雷达频率源产生电路，其特征在于：所述
采样时钟电路包括频率综合器以及平衡不平衡转换器；所述频率综合器通过平
衡不平衡转换器接入频率源产生芯片。
3.根据权利要求2所述的低相噪雷达频率源产生电路，其特征在于：所述
低相噪雷达频率源产生电路还包括射频变压器以及滤波器；所述频率源产生芯
片依次通过射频变压器以及滤波器接入频率源输出端。
4.根据权利要求3所述的低相噪雷达频率源产生电路，其特征在于：所述
滤波器是多阶带通滤波器。
5.根据权利要求4所述的低相噪雷达频率源产生电路，其特征在于：所述
滤波器是五级带通滤波器。

【专利技术属性】
技术研发人员：张晓曦，楚要钦，王国东，刘硕，裴静静，
申请(专利权)人：中国航空工业集团公司第六三一研究所，
类型：发明
国别省市：陕西;61