移位寄存器单元及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术的实施例提供移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。移位寄存器单元包括：输入模块、上拉模块、复位模块、下拉控制模块、下拉模块、以及上拉保持模块。输入模块用于将第一电压端耦接到上拉点。上拉模块用于将时钟信号端耦接到输出信号端。复位模块用于将第二电压端耦接到上拉点。下拉控制模块用于选择地将第二电压端和第三电压端中的一个耦接到下拉点。下拉模块用于将第二电压端耦接到上拉点以及输出信号端。上拉保持模块用于将第四电压端耦接到上拉点。根据本发明专利技术的实施例，可以减少移位寄存器单元的输出信号的电压切换的时间。

【技术实现步骤摘要】

本专利技术涉及显示技术，尤其涉及移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
技术介绍
液晶显示面板包括像素矩阵，以逐行扫描的方式驱动像素矩阵来进行显示。常见的薄膜晶体管液晶显示面板(TFT-LCD)的驱动器包括栅极驱动器和数据驱动器。栅极驱动器包括移位寄存器，移位寄存器包括多个级联的移位寄存器单元。移位寄存器单元的输出信号端与像素矩阵的栅线对应连接，每条栅线与像素矩阵的一行像素连接。移位寄存器在时钟信号的驱动下，依次对于每条栅线输出脉冲形式的栅扫描信号，实现像素矩阵的逐行扫描。在显示面板中，栅级驱动电路可以是薄膜上芯片(ChipOnFilm，COF)或者玻璃上芯片(ChipOnGlass，COG)的封装形式，也可以是设置于阵列基板上的形式(GateOnArray，GOA)。对于液晶显示面板，栅极驱动器GOA形式可以降低产品成本，减少制作工序，提高产能。目前，GOA形式的栅极驱动电路的移位寄存器单元中，为了输出脉冲信号，首先，通过上拉模块将输出信号端与时钟信号端连接，此时，时钟信号为有效电压，输出信号端输出脉冲信号的有效电压的部分。然后，通过下拉模块将输出信号端与提供无效电压的电压端连接，以输出脉冲信号的无效电压的部分。由于下拉模块中的晶体管从截止到导通需要一定的时间，因此，脉冲信号从有效电压切换到无效电压时用时较长，不具有足够陡峭的边缘，这会产生噪声，并且可能引起电路误动作等问题。
技术实现思路
本专利技术的实施例提供移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。根据第一个方面，本专利技术的实施例提供一种移位寄存器单元，包括：输入模块、上拉模块、复位模块、下拉控制模块、下拉模块、以及上拉保持模块。输入模块与输入信号端、第一电压端以及上拉点耦接，并且被配置为在来自输入信号端的输入信号的控制下，将第一电压端耦接到上拉点。上拉模块与上拉点、时钟信号端以及输出信号端耦接，并且被配置为在上拉点处的电压的控制下，将时钟信号端耦接到输出信号端。复位模块与复位信号端、第二电压端以及上拉点耦接，并且被配置为在来自复位信号端的复位信号的控制下，将第二电压端耦接到上拉点。下拉控制模块与上拉点、第二电压端、第三电压端以及下拉点耦接，并且被配置为在上拉点处的电压的控制下，选择地将第二电压端和第三电压端中的一个耦接到下拉点。下拉模块与下拉点、第二电压端、上拉点以及输出信号端耦接，并且被配置为在下拉点处的电压的控制下，将第二电压端耦接到上拉点以及输出信号端。上拉保持模块与上拉保持信号端、第四电压端以及上拉点耦接，并且被配置为在来自上拉保持信号端的上拉保持信号的控制下，将第四电压端耦接到上拉点。在本专利技术的实施例中，上拉保持信号端与第四电压端耦接。在本专利技术的实施例中，上拉保持模块包括第一晶体管，第一晶体管的控制极与上拉保持信号端耦接，第一极与第四电压端耦接，第二极与上拉点耦接。在本专利技术的实施例中，输入模块包括第二晶体管，第二晶体管的控制极与输入信号端耦接，第一极与第一电压端耦接，第二极与上拉点耦接。在本专利技术的实施例中，上拉模块包括第三晶体管、第一电容。第三晶体管的控制极与上拉点耦接，第一极与时钟信号端耦接，第二极与输出信号端耦接。第一电容的两端耦接在第三晶体管的控制极和第二极之间。在本专利技术的实施例中，复位模块包括第四晶体管，第四晶体管的控制极与复位信号端耦接，第一极与第二电压端耦接，第二极与上拉点耦接。在本专利技术的实施例中，下拉控制模块包括第五晶体管、第六晶体管、第七晶体管、第八晶体管。第五晶体管的控制极以及第一极与第三电压端耦接，第二极与第六晶体管的控制极耦接。第六晶体管的第一极与第三电压端耦接，第二极与下拉点耦接。第七晶体管的控制极与上拉点耦接，第一极与第二电压端耦接，第二极与第六晶体管的控制极耦接。第八晶体管的控制极与上拉点耦接，第一极与第二电压端耦接，第二极与下拉点耦接。在本专利技术的实施例中，下拉模块包括第九晶体管、第十晶体管。第九晶体管的控制极与下拉点耦接，第一极与第二电压端耦接，第二极与上拉点耦接。第十晶体管的控制极与下拉点耦接，第一极与第二电压端耦接，第二极与输出信号端耦接。根据第二个方面，本专利技术的实施例提供一种移位寄存器单元的驱动方法，包括：向输入信号端施加有效信号，向时钟信号端、复位信号端施加无效信号，使得上拉点处的电压有效，以控制上拉模块将时钟信号端耦接到输出信号端，输出信号端输出无效信号；向时钟信号端施加有效信号，向输入信号端、复位信号端施加无效信号，使得上拉点处的电压有效，以控制上拉模块将时钟信号端耦接到输出信号端，输出信号端输出有效信号；向输入信号端、时钟信号端、复位信号端施加无效信号，维持上拉点处的电压有效，以控制上拉模块将时钟信号端耦接到输出信号端，输出信号端输出无效信号；向复位信号端施加有效信号，向输入信号端施加无效信号，使得上拉点处的电压无效，以控制下拉模块将第二电压端耦接到上拉点、输出信号端，输出信号端输出无效信号；向输入信号端、复位信号端施加无效信号，使得上拉点处的电压无效，以控制下拉模块将第二电压端耦接到上拉点、输出信号端，输出信号端输出无效信号。在本专利技术的实施例中，维持上拉点处的电压有效包括：向上拉保持信号端施加有效信号以控制上拉保持模块将第四电压端耦接到上拉点。根据第三个方面，本专利技术的实施例提供一种栅极驱动电路，包括多个级联的上述任一项的移位寄存器单元。在每三级移位寄存器单元，第一级移位寄存器单元的输出信号端与第二级移位寄存器单元的输入信号端耦接，第一级移位寄存器单元的上拉保持信号端与第二级移位寄存器单元的输出信号端耦接，第一级移位寄存器单元的复位信号端与第三级移位寄存器单元的输出信号端耦接。第一级移位寄存器单元的时钟信号端、第三级移位寄存器单元的时钟信号端与第一时钟信号源耦接。第二级移位寄存器单元的时钟信号端与第二时钟信号源耦接。根据第四个方面，本专利技术的实施例提供一种显示装置，包括上述的栅极驱动电路。根据本专利技术的实施例的移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，可以减少移位寄存器单元的输出信号的电压切换的时间。附图说明为了更清楚地说明本专利技术的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本专利技术的一些实施例，而非对本专利技术的限制，其中：图1是本专利技术的实施例提供的移位寄存器单元的第一个示例性的框图；图2是本专利技术的实施例提供的移位寄存器单元的第二个示例性的框图；图3是图2所示的移位寄存器单元的示例性的电路图；图4是本专利技术的实施例提供的移位寄存器单元的驱动方法的示例性的流程图；图5是图4所示的驱动方法对应的第一个示例性的操作时序图；图6是图4所示的驱动方法对应的第二个示例性的操作时序图；图7是现有技术中移位寄存器单元的驱动方法的操作时序图；图8是本专利技术的实施例提供的栅极驱动电路的示例性的框图；图9是图8所示的栅极驱动电路的示例性的操作时序图。具体实施方式为了使本专利技术的实施例的技术方案和优点更加清楚，下面将结合附图，对本专利技术的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本专利技术保护的范围。图本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其中，包括：输入模块、上拉模块、复位模块、下拉控制模块、下拉模块、以及上拉保持模块；所述输入模块与输入信号端、第一电压端以及上拉点耦接，并且被配置为在来自所述输入信号端的输入信号的控制下，将所述第一电压端耦接到所述上拉点；所述上拉模块与所述上拉点、时钟信号端以及输出信号端耦接，并且被配置为在所述上拉点处的电压的控制下，将所述时钟信号端耦接到所述输出信号端；所述复位模块与复位信号端、第二电压端以及所述上拉点耦接，并且被配置为在来自所述复位信号端的复位信号的控制下，将所述第二电压端耦接到所述上拉点；所述下拉控制模块与所述上拉点、所述第二电压端、第三电压端以及所述下拉点耦接，并且被配置为在所述上拉点处的电压的控制下，选择地将所述第二电压端和所述第三电压端中的一个耦接到所述下拉点；所述下拉模块与所述下拉点、所述第二电压端、所述上拉点以及所述输出信号端耦接，并且被配置为在所述下拉点处的电压的控制下，将所述第二电压端耦接到所述上拉点以及所述输出信号端；所述上拉保持模块与上拉保持信号端、第四电压端以及所述上拉点耦接，并且被配置为在来自所述上拉保持信号端的所述上拉保持信号的控制下，将所述第四电压端耦接到所述上拉点。...

【技术特征摘要】
1.一种移位寄存器单元，其中，包括：输入模块、上拉模块、复位模块、下拉控制模块、下拉模块、以及上拉保持模块；所述输入模块与输入信号端、第一电压端以及上拉点耦接，并且被配置为在来自所述输入信号端的输入信号的控制下，将所述第一电压端耦接到所述上拉点；所述上拉模块与所述上拉点、时钟信号端以及输出信号端耦接，并且被配置为在所述上拉点处的电压的控制下，将所述时钟信号端耦接到所述输出信号端；所述复位模块与复位信号端、第二电压端以及所述上拉点耦接，并且被配置为在来自所述复位信号端的复位信号的控制下，将所述第二电压端耦接到所述上拉点；所述下拉控制模块与所述上拉点、所述第二电压端、第三电压端以及所述下拉点耦接，并且被配置为在所述上拉点处的电压的控制下，选择地将所述第二电压端和所述第三电压端中的一个耦接到所述下拉点；所述下拉模块与所述下拉点、所述第二电压端、所述上拉点以及所述输出信号端耦接，并且被配置为在所述下拉点处的电压的控制下，将所述第二电压端耦接到所述上拉点以及所述输出信号端；所述上拉保持模块与上拉保持信号端、第四电压端以及所述上拉点耦接，并且被配置为在来自所述上拉保持信号端的所述上拉保持信号的控制下，将所述第四电压端耦接到所述上拉点。2.根据权利要求1所述的移位寄存器单元，其中，所述上拉保持信号端与所述第四电压端耦接。3.根据权利要求1或者2所述的移位寄存器单元，其中，所述上拉保持模块包括第一晶体管，所述第一晶体管的控制极与所述上拉保持信号端耦接，第一极与所述第四电压端耦接，第二极与所述上拉点耦接。4.根据权利要求1所述的移位寄存器单元，其中，所述输入模块包括第二晶体管，所述第二晶体管的控制极与所述输入信号端耦接，第一极与所述第一电压端耦接，第二极与所述上拉点耦接。5.根据权利要求1所述的移位寄存器单元，其中，上拉模块包括第三晶体管、第一电容；所述第三晶体管的控制极与所述上拉点耦接，第一极与所述时钟信号端耦接，第二极与所述输出信号端耦接；所述第一电容的两端耦接在所述第三晶体管的控制极和第二极之间。6.根据权利要求1所述的移位寄存器单元，其中，所述复位模块包括第四晶体管，所述第四晶体管的控制极与所述复位信号端耦接，第一极与所述第二电压端耦接，第二极与所述上拉点耦接。7.根据权利要求1所述的移位寄存器单元，其中，所述下拉控制模块包括第五晶体管、第六晶体管、第七晶体管、第八晶体管；所述第五晶体管的控制极以及第一极与第三电压端耦接，...

【专利技术属性】
技术研发人员：邵贤杰，陈俊生，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京;11