探测器阳极装置制造方法及图纸

本发明专利技术实施例提供了一种探测器阳极装置，包括：第一阳极板，第一阳极板具有第一信号阵列；第二阳极板，第二阳极板的面积小于第一阳极板，并且位于第一阳极板内，第二阳极板具有第二信号阵列；第一ASIC芯片，与第一阳极板相连接，当电子打在第一阳极板时，检测第一阳极板产生的第一信号；第二ASIC芯片，与第二阳极板相连接，当电子打在第二阳极板时，检测第二阳极板产生的第二信号；电子学处理器，与第一ASIC芯片和第二ASIC芯片相连接，根据第一信号和第二信号得到电子打在第一阳极板或者第二阳极板的位置。本发明专利技术实施例探测器阳极装置，利用两块不同的阳极板，实现了不同精度的电子位置检测。

【技术实现步骤摘要】

本专利技术涉及一种阳极装置，尤其涉及一种探测器阳极装置。
技术介绍
目前，现有的探测器的阳极板只有一块，无论何种分辨率，由此只能成一个分辨率的图像，如果需要更改分辨率，就只能改用其他探测器，因为无法将探测器的阳极板进行更换。因此，现有的阳极装置的设置不够灵活。
技术实现思路
本专利技术的目的是针对现有技术的缺陷，提供一种探测器阳极装置，利用两块不同的阳极板，实现不同精度的电子位置检测。为实现上述目的，本专利技术实施例提供了一种探测器阳极装置，所述探测器阳极装置包括：第一阳极板，所述第一阳极板具有第一信号阵列；第二阳极板，所述第二阳极板的面积小于第一阳极板，并且位于所述第一阳极板内，所述第二阳极板具有第二信号阵列；第一ASIC芯片，与所述第一阳极板相连接，当电子打在所述第一阳极板时，检测所述第一阳极板产生的第一信号；第二ASIC芯片，与所述第二阳极板相连接，当电子打在所述第二阳极板时，检测所述第二阳极板产生的第二信号；电子学处理器，与所述第一ASIC芯片和第二ASIC芯片相连接，根据所述第一信号和第二信号得到电子打在所述第一阳极板或者第二阳极板的位置。进一步，所述第一信号阵列为N×M阵列，N为第一阵列行数，M为第一阵列列数。进一步，所述第一ASIC芯片具有N+M路信号输入。进一步，所述第二信号阵列为P×Q阵列，P为第二阵列行数，Q为第二阵列列数。进一步，所述第二ASIC芯片具有P+Q路信号输入。进一步，所述电子学处理器具体根据所述第一信号和第二信号得到所述电子的行位置和列位置，从而得到所述电子打在所述第一阳极板或者第二阳极板的位置。进一步，所述电子学处理器包括FPGA，与所述第一ASIC芯片和第二ASIC芯片相连接。本专利技术实施例探测器阳极装置，利用两块不同的阳极板，实现了不同精度的电子位置检测。附图说明图1为本专利技术实施例提供的探测器阳极装置的示意图；图2A为本专利技术实施例提供的探测器阳极装置的电子阵列示意图之一；图2B为本专利技术实施例提供的探测器阳极装置的电子阵列示意图之二；图2C为本专利技术实施例提供的探测器阳极装置的电子阵列示意图之三。具体实施方式下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。图1为本专利技术实施例提供的探测器阳极装置的示意图，如图所示，本专利技术实施例的探测器阳极装置包括：第一阳极板11、第二阳极板12、第一专用集成电路(ApplicationSpecificIntegratedCircuits，ASIC)芯片21、第二ASIC芯片22和电子学处理器3。第一阳极板11具有第一信号阵列。第二阳极板12的面积小于第一阳极板11，并且位于第一阳极板11内，第二阳极板12具有第二信号阵列。第一ASIC芯片21与第一阳极板11相连接，当电子打在所述第一阳极板11时，检测第一阳极板11产生的第一信号；第二ASIC芯片22与第二阳极板12相连接，当电子打在第二阳极板12时，检测第二阳极板12产生的第二信号。电子学处理器3与第一ASIC芯片21和第二ASIC芯片22相连接，根据第一信号和第二信号得到电子打在第一阳极板11或者第二阳极板12的位置。具体的，第一阳极板11的第一阵列为N×M阵列，N为第一阵列行数，M为第一阵列列数。可选的，M和N均为64。因为第一ASIC芯片21需要检测电子打在第一阵列的位置，所以第一ASIC芯片21具有N+M路输出，也就是64+64路信号输出需要第一ASIC芯片21来处理。同理，第二阳极板12的第二阵列为P×Q阵列，P为第二阵列行数，Q为第二阵列列数。可选的，P和Q均为64。因为第二ASIC芯片22需要检测电子打在第二阵列的位置，所以第二ASIC芯片22具有P+Q路输出，也就是64+64路信号输出需要第二ASIC芯片22来处理。电子学处理器3具体根据第一信号和第二信号得到电子的行位置和列位置，从而得到电子打在所述第一阳极板或者第二阳极板的位置。图2A和图2B分别为本专利技术实施例提供的探测器阳极装置的电子阵列示意图，如图所示，例如，电子打在阵列(4,4)上，则阵列行数Y的4与列数X的4都会产生信号，通过X4、Y4产生的第一信号来确定电子打在pad(4，4)上，由此得知电子打在第一阳极板21上。图2C为本专利技术实施例提供的探测器阳极装置的电子阵列示意图之三。例如，电子打在阵列(6,6)上，则阵列行数Y的6与列数X的6都会产生信号，通过X6、Y6产生的第二信号来确定电子打在pad(6，6)上，由此得知电子打在第二阳极板22上。可选的，电子学处理器3包括现场可编程门阵列(Field－ProgrammableGateArray，FPGA)，与第一ASIC芯片和第二ASIC芯片相连接。第一阳极板11的面积大于第二阳极板12，可选的第一阳极板尺寸为(200X200)mm，第二阳极板的尺寸为(43.3X43.3)mm，第一阳极板的阵列数与第二阳极板的阵列数相同，均为64X64＝128路，单位面积内第二阳极板12的像素点为第一阳极板11像素点的200/43.3≈4.6倍，当同样大小的光斑分别照射到第一阳极板11和第二阳极板12时，光斑在第二阳极板12上所能覆盖的像素点约为光斑在第一阳极板所能覆盖像素点的4.6倍，第二阳极板32的精度即为第一阳极板精度的4.6倍，从而达到了同一个探测器不同精度电子位置检测的目的。专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本专利技术的范围。结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或
内所公知的任意其它形式的存储介质中。以上所述的具体实施方式，对本专利技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本专利技术的具体实施方式而已，并不用于限定本专利技术的保护范围，凡在本专利技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种探测器阳极装置，其特征在于，所述探测器阳极装置包括：第一阳极板，所述第一阳极板具有第一信号阵列；第二阳极板，所述第二阳极板的面积小于第一阳极板，并且位于所述第一阳极板内，所述第二阳极板具有第二信号阵列；第一专用集成电路ASIC芯片，与所述第一阳极板相连接，当电子打在所述第一阳极板时，检测所述第一阳极板产生的第一信号；第二ASIC芯片，与所述第二阳极板相连接，当电子打在所述第二阳极板时，检测所述第二阳极板产生的第二信号；电子学处理器，与所述第一ASIC芯片和第二ASIC芯片相连接，根据所述第一信号和第二信号得到电子打在所述第一阳极板或者第二阳极板的位置。

【技术特征摘要】
1.一种探测器阳极装置，其特征在于，所述探测器阳极装置包括：第一阳极板，所述第一阳极板具有第一信号阵列；第二阳极板，所述第二阳极板的面积小于第一阳极板，并且位于所述第一阳极板内，所述第二阳极板具有第二信号阵列；第一专用集成电路ASIC芯片，与所述第一阳极板相连接，当电子打在所述第一阳极板时，检测所述第一阳极板产生的第一信号；第二ASIC芯片，与所述第二阳极板相连接，当电子打在所述第二阳极板时，检测所述第二阳极板产生的第二信号；电子学处理器，与所述第一ASIC芯片和第二ASIC芯片相连接，根据所述第一信号和第二信号得到电子打在所述第一阳极板或者第二阳极板的位置。2.根据权利要求1所述的探测器阳极板装置，其特征在于，所述第一信号阵列为N×M阵列，N为第一阵列行数...

【专利技术属性】
技术研发人员：吴金杰，张帅，周振杰，廖振宇，余继利，
申请(专利权)人：中国计量科学研究院，
类型：发明
国别省市：北京;11