阈值电压分析制造技术

本发明专利技术描述用于阈值电压分析的设备及方法。用于阈值电压分析的一或多个方法包含：存储对应于存储器单元群组的预期状态指示符；将第一感测电压施加到所述存储器单元群组所耦合到的选定存取线；感测所述群组的所述存储器单元中的至少一者是否响应于所述第一感测电压而导通；确定用于所述存储器单元中的所述至少一者的放电指示符是否已响应于施加所述第一感测电压而改变；及确定所述第一感测电压是用于所述存储器单元中的所述至少一者的特定编程状态的阈值电压。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体来说涉及半导体存储器装置及方法，且更特定来说，涉及用于阈值电压(Vt)分析的设备及方法。
技术介绍
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路及/或外部可移除装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及/或快闪存储器等等。快闪存储器装置可用作用于宽广范围的电子应用的非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及/或低电力消耗的单晶体管存储器单元。快闪存储器的使用包含用于固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及/或电影播放器以及其它电子装置的存储器。两种常见类型的快闪存储器阵列架构是“NAND”及“NOR”架构，如此称谓因为每一者的基本存储器单元配置所布置的逻辑形式。NAND阵列架构将其存储器单元阵列布置成矩阵，使得所述阵列的“行”中的每一存储器单元的控制栅极耦合到(且在一些情形中形成)存取线，所述存取线在此项技术中通常称为“字线”。然而，每一存储器单元并不通过其漏极直接耦合到感测线(其在此项技术中通常称为“数据线”或“位线”)。而是，所述阵列的存储器单元在共同源极与感测线之间以源极到漏极方式串联耦合在一起，其中共同耦合到特定感测线的存储器单元在此项技术中通常称为“列”或“串”。NAND阵列架构中的存储器单元可经编程到目标(例如，所要)编程状态。举例来说，可将电荷置于存储器单元的电荷存储结构(例如，浮动栅极或电荷陷阱)上或从所述电荷存储结构移除电荷，以将存储器单元置于若干个编程状态中的一者中。举例来说，可将单电平单元(SLC)编程到两个编程状态中的一者(例如，一个位)，以便表示由存储器单元存储的二进制数据值，例如，“1”或“0”。一些NAND存储器单元可经编程到两个以上编程状态中的目标一者。此类存储器单元可称为多状态存储器单元、多单位单元或多电平单元(MLC)。MLC可提供较高密度存储器，而不增加存储器单元的数目，这是因为每一存储器单元可表示多个位。使用四个编程状态(例如，11、01、00及10)的MLC可在浮动栅极中使用四个电荷量，使得所述状态可由四个电压电平中的一者表示，使得MLC可存储两个数据位。一般来说，每存储器单元的N个位可使用2N个电压电平表示。较新装置可预期使用八个或八个以上电压电平。每存储器单元使用高数目个位允许产生具有高数据密度的快闪装置，且因此减少每快闪装置的总成本。SLC的读取操作使用介于“0”与“1”电压电平(例如，编程状态)之间的一个Vt电平。然而，具有四个状态的MLC的读取操作使用三个Vt电平，具有八个状态的MLC使用七个Vt电平，且每存储器单元存储由2N个状态表示的N个位的存储器单元针对读取操作使用2N-1个Vt电平。包含大数目个存储器单元(其中每存储器单元具有多个位)的NAND阵列架构可预期为基于统计变化具有用于每一编程状态的实际Vt电平范围。用于每一编程状态的实际Vt电平范围可由存储器单元制造及/或编程的随机变化(在重新编程存储器单元之前擦除所述存储器单元，此可固有地扩大由每一存储器单元针对每一编程状态存储的电压电平范围)以及其它原因引起。随着NAND技术的复杂性、小型化等以及每存储器单元被编程的位的数目持续增加，NAND存储器单元的可靠性及/或耐久性可日益减小，此至少部分地是由于用于编程状态的实际Vt相对于经预编程参考(例如，感测及/或读取)电压的可变性。附图说明图1是根据本专利技术的一或多个实施例的呈包含至少一个存储器系统的计算系统的形式的设备的功能框图。图2是根据本专利技术的一或多个实施例的呈非易失性存储器阵列形式的设备的一部分的示意图。图3是根据本专利技术的一或多个实施例的与执行Vt分析相关联的缓冲器的功能框图。图4是图解说明根据本专利技术的一或多个实施例的对应于与经编程存储器单元相关联的编程状态的若干个Vt分布的图式。图5A到5C图解说明根据本专利技术的一或多个实施例的存储于存储器中的表示在一感测电压范围下的存储器单元放电的数据。图6是图解说明根据本专利技术的一或多个实施例的用于Vt分析的过程的功能框图。具体实施方式本专利技术包含用于Vt分析(例如，用于存储器单元的Vt的收集、确定、校正等)的设备及方法。用于Vt分析的一或多个设备包含存储器单元阵列、控制电路，所述控制电路经配置以将一范围(例如，一系列)的所存储感测电压施加到耦合到所述存储器单元阵列的选定存取线(例如，字线)，例如此施加是在存储所述所存储感测电压范围之后。所述一或多个设备包含：感测电路，其经配置以感测在若干个存储器单元中的每一者开始导通时可能由施加所述所存储感测电压范围中的每一电压引起的所述若干个存储器单元中的每一者的放电，其中所述设备经配置以存储用于所述若干个存储器单元中的每一者的放电指示符，所述放电指示符指示所存储感测电压范围中在所述存储器单元各自开始导通时的较低电压(例如，最低电压)。在本专利技术的以下详细描述中，参考形成本文一部分且其中以图解说明方式展示可如何实践本专利技术的一或多个实施例的附图。充分详细地描述这些实施例以使所属领域的技术人员能够实践本专利技术的实施例，且应理解可利用其它实施例，且可在不背离本专利技术的范围的情况下做出过程、电及/或结构改变。如本文中所使用，标识符“N”及“M”(尤其关于图式中的元件符号)指示如此标识的若干个特定特征可与本专利技术的一或多个实施例包含在一起。另外，如本文中所使用，“若干个”某物可指代一或多个此种事物。举例来说，若干个存储器装置可指一或多个存储器装置。本文中的图遵循以下的编号惯例：其中第一个数字对应于图式图编号，且其余数字识别图式中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图1中111可指代元件“11”，且在图2中可将类似元件指代为211。如将了解，可添加、交换及/或消除本文中的各个实施例中所展示的元件以便提供本专利技术的若干个额外实施例。另外，如将了解，图式中所提供的元件的比例及/或相对缩放比例打算图解说明本专利技术的实施例且不应被视为具限制意义。图1是根据本专利技术的一或多个实施例的呈包含至少一个存储器系统104的计算系统100的形式的设备的功能框图。存储器系统104可为(举例来说)固态驱动器(SSD)。在图1中所图解说明的实施例中，存储器系统104包含物理主机接口106、若干个存储器装置112-1、...、112-N(例如，固态存储器装置)及控制器108(例如，SSD控制器)，所述控制器耦合到物理主机接口106及存储器装置112-1、...、112-N。物理主机接口106可用于在存储器系统104与另一装置(例如主机102)之间传达信息。主机102可包含存储器存取装置(例如，处理器)。所属领域的技术人员将了解“处理器”可指若干个处理器，例如并行处理系统、若干个协同处理器等。实例性主机可包含膝上型计算机、个人计算机、数码相机、数字记录及回放装置、移动电话、PDA、存储器读卡器、接口集线器等等。物理主机接口106可呈标准化物理接口的形式。举例来说，当存储器本文档来自技高网...

【技术保护点】
一种用于阈值电压分析的方法，其包括：存储对应于存储器单元群组的预期状态指示符；将第一感测电压施加到所述存储器单元群组所耦合到的选定存取线；感测所述群组的所述存储器单元中的至少一者是否响应于所述第一感测电压而导通；确定用于所述存储器单元中的所述至少一者的放电指示符是否已响应于所述第一感测电压而改变；及确定所述第一感测电压是用于所述存储器单元中的所述至少一者的特定编程状态的阈值电压。

【技术特征摘要】
【国外来华专利技术】2014.05.23 US 14/285,8481.一种用于阈值电压分析的方法，其包括：存储对应于存储器单元群组的预期状态指示符；将第一感测电压施加到所述存储器单元群组所耦合到的选定存取线；感测所述群组的所述存储器单元中的至少一者是否响应于所述第一感测电压而导通；确定用于所述存储器单元中的所述至少一者的放电指示符是否已响应于所述第一感测电压而改变；及确定所述第一感测电压是用于所述存储器单元中的所述至少一者的特定编程状态的阈值电压。2.根据权利要求1所述的方法，其包含将所述所存储预期状态指示符与用于所述存储器单元中的所述至少一者的所存储放电指示符进行比较，以确定所述第一感测电压是用于所述存储器单元中的所述至少一者的所述特定编程状态的所述阈值电压。3.根据权利要求1所述的方法，其包含使用第一感测电压感测各自编程到若干个目标状态中的一者且耦合到所述选定存取线的存储器单元群组。4.根据权利要求3所述的方法，其中所述第一感测电压是将用于确定对应于所述存储器单元群组的阈值电压的一系列感测电压中的一者。5.根据权利要求3所述的方法，其中所述第一感测电压是随后将用作感测电压来感测所述存储器单元群组的一系列所存储感测电压中的一者。6.根据权利要求1所述的方法，其中感测所述存储器单元群组包括感测存储器单元页。7.根据权利要求1到6中任一权利要求所述的方法，其包含确定所述存储器单元中的哪些存储器单元响应于所述第一感测电压而导通。8.根据权利要求7所述的方法，其包含确定用于所述存储器单元中的每一者的放电旗标，所述放电旗标指示所述存储器单元中的每一者是否响应于所述第一感测电压而导通。9.根据权利要求8所述的方法，其中确定所述放电旗标包含在高于所述第一感测电压的感测电压下不改变所述放电旗标的值。10.根据权利要求8所述的方法，其中确定所述放电指示符是否已响应于用于所述存储器单元中的所述至少一者的所述第一感测电压而改变包含参考用于所述存储器单元中的所述至少一者的所述放电旗标。11.根据权利要求10所述的方法，其包含确定所述第一感测电压是一系列感测电压中的导致所述存储器单元中的所述至少一者导通的最低感测电压。12.一种用于阈值电压分析的方法，其包括：将预期状态指示符存储于裸片上的若干个存储器装置中，以指示若干个经编程存储器单元中的每一者的预期编程状态；将一感测电压范围施加到耦合到所述裸片上的存储器单元阵列的选定存取线；感测当若干个存储器单元各自开始导通时至少在所述感测电压范围中的一些感测电压下的放电；将位计数存储于所述裸片上的所述若干个存储器装置中，以指示至少在所述感测电压范围中的一些感测电压下放电的存储器单元的数目；及与所述所存储位计数相比较来分析所述所存储状态指示符，以确定至少第一编程状态与第二编程状态之间的适当感测阈值电压。13.根据权利要求12所述的方法，其包含编程所述裸片上的所述若干个存储器单元，使得预期所述若干个经编程存储器单元中的每一者至少在所述第一编程状态或所述第二编程状态下将被读取。14.根据权利要求12到13中任一权利要求所述的方法，其包含编程所述裸片上的所述若干个存储器单元，使得预期所述若干个经编程存储器单元中的每一者在较低电平的第一编程状态或第二编程状态下以及在较高电平的第三编程状态或第四编程状态下将被读取。15.根据权利要求14所述的方法，其中编程所述若干个存储器单元包含编程NAND阵列中的若干个多电平单元MLC。16.根据权利要求14所述的方法，其包含存储所述位计数，以指示至少在所述感测电压范围中的一些感测电压下放电的处于所述较低电平的所述第一编程状态及所述第二编程状态的存储器单元的数目以及处于所述较高电平的所述第三编程状态及所述第四编程状态的存储器单元的数目。17.根据权利要求14所述的方法，其包含与所述所存储位计数相比较来分析所述所存储状态指示符，以确定以下各者中的至少一者之间的若干个适当感测阈值电压：所述第一编程状态与所述第二编程状态；所述第二编程状态与所述第三编程状态；及所述第三编程状态与所述第四编程状态。18.一种用于阈值电压分析的方法，其包括：将一感测电压范围中的第一感测电压施加到耦合到存储器单元阵列的选定存取线；感测在所述第一感测电压下导通的每一选定存储器单元的导通；存储指示每一选定存储器单元导通所处的所述第一感测电压的放电旗标；施加所述感测电压范围中的较高第二感测电压以确定所述选定存储器单元中的哪些存储器单元在所述第二感测电压下导通；及输出指示至少一个选定存储器单元开始导通所处的最低感测电压的值的放电指示符。19.根据权利要求18所述的方法，其包含如果所述放电旗标指示所述至少一个选定存储器单元在所述第一感测电压下不导通，那么输出指示所述最低感测电压的所述值的所述放电指示符。20.根据权利要求19所述的方法，其包含如果所述放电旗标指示所述至少一个选定存储器单元在所述第一感测电压下确实导通，那么迫使所述放电指示符变为指示所述至少一...

【专利技术属性】
技术研发人员：威廉·C·菲利皮亚克，维奥兰特·莫斯基亚诺，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US