程序存储器的控制装置及其处理器系统制造方法及图纸

公开了程序存储器的控制装置及其处理器系统。所述程序存储器控制装置，包括：第一端口，用于与处理器相连；第二端口，用于与高速缓冲存储器相连；以及第三端口，用于与接口控制器相连，其中，所述程序存储器控制装置提供控制信号的路由功能，使得第二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口之间的第二控制信号路径连通。该控制方法使得处理器系统的程序存储器接口能够实现可编程控制，从而实现程序存储器的在线升级和数据存储器的扩展。

【技术实现步骤摘要】

本技术属于计算机技术，更具体地，涉及程序存储器的控制装置及其处理器系统。
技术介绍
在处理器系统中，程序存储器用于保存应用程序代码(指令)，同时还可以用于保存程序执行时用到的数据(例如操作数、查找表信息)。对于那些只有一个程序存储器的处理器系统，CPU往往会有指令缓存。当所需指令不在缓存中时就要读取程序存储器上的指令。所以，当处理器系统程序运行起来时，CPU和程序存储器的接口不断地进行通信。此时程序存储器接口的控制权是交给CPU的，因此无法对程序存储器进行可编程的读写操作。图1示出根据现有技术的处理器系统的示意性框图。处理器系统包括片上系统(SoC)100和程序存储器200。片上系统100包括中央处理器(CPU)101、高速缓冲存储器(CACHE)102和接口控制器103。尽管未在图中示出，片上系统100还可以包括内存(RAM)。接口控制器103负责控制程序存储器200，将程序存储器200的一部分数据自动调入高速缓冲存储器102中。CPU的指令和操作数或者通过高速缓冲存储器102来获得，或者经由接口控制器103从程序存储器200来获得。在工作状态下，中央处理器101根据当前指令和操作数内容，从程序存储器200的下一个目标地址获取新的指令和操作数，反复执行上述操作。因此，在工作状态下CPU独占程序存储器200的接口。由于该处理器架构的限制，使得在实现某些应用时显不方便。例如，在程序升级时，就要使用外部调试设备先让系统进入调试模式，再进行程序升级，或者需要将程序存储器件从电路板上焊下，烧录好新程序后，再将程序存储器件焊上机器。然而，期望能够在工作状态下，通过外设设备(比如内置升级文件的U盘)与系统通信来完成程序的升级。
技术实现思路
本技术的目的在于提供一种可以在工作状态下对程序存储器进行外部操作的程序存储器的控制装置及其处理器系统。根据本技术的一方面，提供一种程序存储器控制装置，包括：第一端口，用于与处理器相连；第二端口，用于与高速缓冲存储器相连；以及第三端口，用于与接口控制器相连，其中，所述程序存储器控制装置提供控制信号的路由功能，使得第二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口之间的第二控制信号路径连通。优选地，所述第三端口包括第三控制端口和第三数据端口，所述程序存储器控制装置还包括：控制寄存器，分别经由第一端口与处理器相连，以及经由第三数据端口与接口控制器相连；以及选择器，分别经由第二端口与高速缓冲存储器相连，经由内部的第四端口与控制寄存器相连，以及经由第三控制端口与接口控制器相连，其中，所述选择器还包括选择端口，所述控制寄存器向所述选择器的选择端口提供选择信号，使得第二端口和第四端口之一与第三控制端口连通，从而选择第一控制信号路径和第二控制信号路径之一。根据本技术的另一方面，提供一种处理器系统，包括：程序存储器，用于存储程序数据；接口控制器，与程序存储器连接，并且管理针对程序存储器的访问；高速缓冲存储器，与接口控制器连接，用于经由接口控制器从程序存储器获取程序数据，以提供处理器所需的指令和操作数；处理器，与高速缓冲存储器连接，用于从高速缓冲存储器获取指令和操作数；以及程序存储器控制装置，包括第一端口，用于与处理器相连；第二端口，用于与高速缓冲存储器相连；以及第三端口，用于与接口控制器相连，其中，所述程序存储器控制装置提供控制信号的路由功能，使得第二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口之间的第二控制信号路径连通，在第一控制信号路径连通时，所述接口控制器工作于CPU控制模式，其中，在高速缓冲存储器与程序存储器之间自动进行数据缓存，在第二控制信号路径连通时，所述接口控制器工作于寄存器控制模式，其中处理器对程序存储器进行读、写和擦除操作中的至少一种操作。优选地，所述第三端口包括第三控制端口和第三数据端口，所述程序存储器控制装置还包括：控制寄存器，分别经由第一端口与处理器相连，以及经由第三数据端口与接口控制器相连；以及选择器，分别经由第二端口与高速缓冲存储器相连，经由内部的第四端口与控制寄存器相连，以及经由第三控制端口与接口控制器相连，其中，所述选择器还包括选择端口，所述控制寄存器向所述选择器的选择端口提供选择信号，使得第二端口和第四端口之一与第三控制端口连通，从而选择第一控制信号路径和第二控制信号路径之一。优选地，处理器为片上系统中的内部处理器。优选地，在CPU控制模式中，处理器经由高速缓冲存储器和接口控制器，从程序存储器中获取指令和/或操作数。优选地，所述处理器系统还包括内存，所述内存连接在处理器和外设设备之间，用于存储从外设设备读取的数据，其中，在寄存器控制模式中，处理器读取内存的数据，并且经由程序存储器控制装置和接口控制器写入程序存储器。优选地，内存的数据是升级文件的至少一部分。优选地，高速缓冲存储器具有地址锁定功能，在预先将驱动程序复制到高速缓冲存储器中并锁定之后，才执行高速缓冲存储器中的驱动程序，切换接口控制器的工作模式。优选地，程序存储器的接口为可编程复用的接口。优选地，所述程序存储器为SPIFLASH，并且，所述处理器系统还包括SPI接口设备，所述SPIFLASH和所述SPI设备经由公共的SPI总线连接至接口控制器。优选地，通过片选信号的分时控制，实现SPIFLASH和SPI接口设备的复用控制。根据本技术的又一方面，提供一种程序存储器的控制方法，包括：在接口控制器的第一模式，将驱动程序复制到高速缓冲存储器中；将接口控制器从第一模式切换至第二模式；以及在接口控制器的第二模式，将数据从内存写入程序存储器，其中，第一模式为接口控制器的CPU控制模式，其中在高速缓冲存储器与程序存储器之间自动进行数据缓存，第二模式为接口控制器的寄存器控制模式，其中处理器对程序存储器进行读、写和擦除操作中的至少一种操作。优选地，所述程序存储器包括程序区和保留区，其中，程序区存储第一复制程序、升级驱动程序以及第二复制程序。优选地，将驱动程序复制到高速缓冲存储器中的步骤包括：执行第一复制程序将驱动程序复制到高速缓冲存储器中，其中，在预先将驱动程序复制到高速缓冲存储器中并锁定之后，才执行高速缓冲存储器中的驱动程序，切换接口控制器的工作模式，所述高速缓冲存储器具有地址锁定功能。...

【技术保护点】
一种程序存储器控制装置，其特征在于，包括：第一端口，用于与处理器相连；第二端口，用于与高速缓冲存储器相连；以及第三端口，用于与接口控制器相连，其中，所述程序存储器控制装置提供控制信号的路由功能，使得第二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口之间的第二控制信号路径连通。

【技术特征摘要】
1.一种程序存储器控制装置，其特征在于，包括：
第一端口，用于与处理器相连；
第二端口，用于与高速缓冲存储器相连；以及
第三端口，用于与接口控制器相连，
其中，所述程序存储器控制装置提供控制信号的路由功能，使得第
二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口
之间的第二控制信号路径连通。
2.根据权利要求1所述的程序存储器控制装置，其特征在于，所述
第三端口包括第三控制端口和第三数据端口，所述程序存储器控制装置
还包括：
控制寄存器，分别经由第一端口与处理器相连，以及经由第三数据
端口与接口控制器相连；以及
选择器，分别经由第二端口与高速缓冲存储器相连，经由内部的第
四端口与控制寄存器相连，以及经由第三控制端口与接口控制器相连，
其中，所述选择器还包括选择端口，所述控制寄存器向所述选择器
的选择端口提供选择信号，使得第二端口和第四端口之一与第三控制端
口连通，从而选择第一控制信号路径和第二控制信号路径之一。
3.一种处理器系统，其特征在于，包括：
程序存储器，用于存储程序数据；
接口控制器，与程序存储器连接，并且管理针对程序存储器的访问；
高速缓冲存储器，与接口控制器连接，用于经由接口控制器从程序
存储器获取程序数据，以提供处理器所需的指令和操作数；处理器，与
高速缓冲存储器连接，用于从高速缓冲存储器获取指令和操作数；以及
程序存储器控制装置，包括第一端口，用于与处理器相连；第二端
口，用于与高速缓冲存储器相连；以及第三端口，用于与接口控制器相
连，
其中，所述程序存储器控制装置提供控制信号的路由功能，使得第
二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口

\t之间的第二控制信号路径连通，

【专利技术属性】
技术研发人员：张和平，周如愿，徐国柱，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：新型
国别省市：浙江;33