DMOS器件制作方法与DMOS器件技术

本发明专利技术提供一种DMOS器件制作方法与DMOS器件，方法包括：在基底上形成多晶硅层；在所述多晶硅层上形成屏蔽材料层；对所述多晶硅层和所述屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，所述屏蔽层位于所述多晶硅栅极上方；以所述屏蔽层为掩膜，对所述基底进行第一离子注入，形成体区。根据本发明专利技术，能够实现对多晶硅栅极掺杂浓度的精确控制。

【技术实现步骤摘要】

本专利技术涉及半导体技术，尤其涉及一种DMOS器件制作方法与DMOS器件。
技术介绍
DMOS(Double-diffusedMetalOxideSemiconductor，双重扩散金属氧化物半导体)器件是功率MOSFET的一种主要类型，其开关性能在应用中是非常重要的，开关性能主要取决于DMOS器件中多晶硅栅极的等效电阻。理论上等效电阻越小开关频率越高。但随着DMOS器件尺寸的不断缩减，DMOS器件的面积变得越来越小，开关频率也越来越高，当开关频率达到一定阈值时，可能引发对于DMOS器件的输入信号的EMI(ElectromagneticInterference，电磁干扰)问题，这样有可能导致半导体器件不能正常工作。因此，多晶硅栅极的等效电阻并非越小越好，而是需要根据实际情况调整到合理的范围，使多晶硅栅极电阻能够与DMOS器件的开关特性相匹配，例如开启时间和关断时间，以保证DMOS器件能安全工作。由于多晶硅栅极的等效电阻主要是由掺杂程度决定的，因此，如何精确控制多晶硅的掺杂浓度是亟需解决的问题。
技术实现思路
本专利技术提供一种DMOS器件制作方法与DMOS器件，以实现精确控制多晶硅的掺杂浓度。本专利技术第一个方面提供一种DMOS器件制作方法，包括：在基底上形成多晶硅层；在所述多晶硅层上形成屏蔽材料层；对所述多晶硅层和所述屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，所述屏蔽层位于所述多晶硅栅极上方；以所述屏蔽层为掩膜，对所述基底进行第一离子注入，形成体区。本专利技术另一个方面提供一种DMOS器件，包括：基底；多晶硅栅极，形成于所述基底上；屏蔽层，形成于所述多晶硅栅极上方；体区，形成于所述基底中，且所述体区位于所述多晶硅栅极的两侧。本专利技术再一个方面提供一种由上述技术方案可知，本专利技术提供的DMOS器件制作方法与DMOS器件，通过在多晶硅栅极上形成屏蔽层，使得在形成多晶硅栅极之后进行的离子注入工艺，由于屏蔽层的屏蔽作用，掺杂离子不会进入到多晶硅栅极中，使得多晶硅栅极的掺杂程度不会受到影响，进而实现对多晶硅栅极掺杂浓度的精确控制，相应地，也能够实现对多晶硅栅极的等效电阻的精确控制。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为根据本专利技术一实施例的DMOS器件制作方法的流程示意图；图2A至2I为本专利技术另一实施例DMOS器件制作方法的各个步骤的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一本实施例提供一种DMOS器件制作方法，用于制作DMOS器件。如图1所示，为根据本实施例的DMOS器件制作方法的流程示意图。本实施例的DMOS器件的制作方法包括：步骤101，在基底上形成多晶硅层。本实施例的基底可以包括由下而上依次形成的衬底、外延层和栅氧化层。形成该多晶硅层的方式可以是：在栅氧化层上形成一层多晶硅材料层，然后进行离子注入掺杂工艺，形成多晶硅层。步骤102，在多晶硅层上形成屏蔽材料层。该屏蔽材料层可以是二氧化硅层。该屏蔽材料层的形成方式有多种，例如多晶硅层上以沉积方式形成多晶硅层，还可以对多晶硅层进行热氧化，在多晶硅层上生成二氧化硅层，采用热氧化方式形成多晶硅层的致密性较好，更利于后续的屏蔽作用。步骤103，对多晶硅层和屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，屏蔽层位于多晶硅栅极上方。具体地，可以在屏蔽材料层上形成具有图案的光刻胶层，然后以该具有图案的光刻胶层为掩膜，对多晶硅层和屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层。本实施例的屏蔽层的厚度可以是0.3微米-0.6微米。步骤104，以屏蔽层为掩膜，对基底进行第一离子注入，形成体区。后续形成DMOS器件的源区、漏区、阱区的步骤均同于现有技术，在此不再赘述。由于屏蔽层的作用，多晶硅栅极的离子浓度不会受到任何影响，即多晶硅栅极的掺杂浓度可以为预先设定的浓度，后续由于屏蔽层的屏蔽作用，不会发生改变。本实施例中，通过在多晶硅栅极上形成屏蔽层，使得在形成多晶硅栅极之后进行的离子注入工艺，由于屏蔽层的屏蔽作用，掺杂离子不会进入到多晶硅栅极中，使得多晶硅栅极的掺杂程度不会受到影响，进而实现对多晶硅栅极掺杂浓度的精确控制，相应地，也能够实现对多晶硅栅极的等效电阻的精确控制。实施例二本实施例对实施例一的DMOS器件制作方法做进一步补充说明。如图2A至2I所示，为根据本实施例的DMOS器件制作方法的各个步骤的结构示意图。本实施例以N型DMOS器件制作方法为例进行说明。如图2A所示，在初始基底201上形成栅氧化层2014，由下而上的衬底2011、外延层2012和栅氧化层2014构成基底200，然后在基底200上形成多晶硅材料层204。形成栅氧化层2014的具体方式可以是对外延层2012进行热氧化，形成多晶硅材料层204的方式可以采用沉积方式，具体为在栅氧化层2014上形成多晶硅材料层204。如图2B所示，对多晶硅材料层204进行N型离子注入，形成多晶硅层205。该N型离子注入工艺为现有技术，在此不再赘述。如图2C所示，在多晶硅层205上形成屏蔽材料层206。具体可以对多晶硅层205进行热氧化形成二氧化硅层作为屏蔽材料层206，热氧化工艺的温度在800摄氏度-1000摄氏度。如图2D所示，对多晶硅层205和屏蔽材料层206进行刻蚀，形成多晶硅栅极207和屏蔽层208，屏蔽层208位于多晶硅栅极207上方。具体地，可以在屏蔽层208上形成具有图案的光刻胶层209，并以该光刻胶层209为掩膜，对多晶硅层205和屏蔽材料层206进行刻蚀。该屏蔽层208的厚度为0.3微米-0.6微米。如图2E所示，以屏蔽层208为掩膜，对基底200进行第一离子注入，形成体区210。在该步骤中，还可以对当前所形成的半导体器件进行退火工艺。该体区210为P型体区。形成P体区210之后，去除光刻胶层209，具体可以采用灰化方式去除该光刻胶层209。此外，由于离子扩散作用，体区210的两端分别延伸至两侧的多晶硅栅极207的下方。如图2F所示，在体区210中形成源区211和漏区212。具体地，在体区207上形成具有图案的光刻胶层213，以屏蔽层208、光刻胶层213为掩膜，对基底200进行离子注入，即N型离子注入，以在多晶硅栅极207的两侧的体区207中分别形成源区211和漏区212。由于离子扩散作用，图2F中示出的是源区211的一端和漏区212的一端分别延伸至多晶硅栅极207下方的情况。如图2G所示，在屏蔽层208和基底200上形成间隔层214，并对基底200进行第二离子注入，在体区210中形成阱区215。即在图2F所示的半导体器件的上形成间隔层214，该间隔层214的材料可以是氧化硅。本文档来自技高网...

【技术保护点】
一种DMOS器件制作方法，其特征在于，包括：在基底上形成多晶硅层；在所述多晶硅层上形成屏蔽材料层；对所述多晶硅层和所述屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，所述屏蔽层位于所述多晶硅栅极上方；以所述屏蔽层为掩膜，对所述基底进行第一离子注入，形成体区。

【技术特征摘要】
1.一种DMOS器件制作方法，其特征在于，包括：在基底上形成多晶硅层；在所述多晶硅层上形成屏蔽材料层；对所述多晶硅层和所述屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，所述屏蔽层位于所述多晶硅栅极上方；以所述屏蔽层为掩膜，对所述基底进行第一离子注入，形成体区。2.根据权利要求1所述的DMOS器件制作方法，其特征在于，所述在所述多晶硅层上形成屏蔽材料层包括：对所述多晶硅层进行热氧化，在所述多晶硅层上生成二氧化硅层。3.根据权利要求1所述的DMOS器件制作方法，其特征在于，在形成体区之后，还包括：在所述体区中形成源区和漏区；在所述屏蔽层和所述基底上形成间隔层；对所述基底进行第二离子注入，在所述体区中形成阱区；在所述间隔层上形成层间介质层；在所述阱区和所述多晶硅上形成接触孔；在所述接触孔中形成金属层。4.根据权利要求1所述的DMOS器件制作方法，其特征在于，所述屏蔽层的厚度为0.3微米-0.6微米。5.根据权利要求1-4中任一项所述...

【专利技术属性】
技术研发人员：姜春亮，蔡远飞，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11