半导体装置制造方法及图纸

半导体装置具备漂移层(11)、上述漂移层上的基极层(12)、上述基极层的相反侧的集电极层(21)及阴极层(22)、将上述基极层贯通的多个沟槽(13)、各沟槽内的栅极电极(17a、17b)、在上述基极层的表层部与上述沟槽相接的发射极区域(14)、与上述基极层及上述发射极区域连接的第1电极(19)、和与上述集电极层及上述阴极层连接的第2电极(23)。半导体衬底的二极管区域的栅极电极(17b)能够进行与IGBT区域的栅极电极(17a)不同的控制，被施加不在上述基极层中形成反型层(24)的电压。

【技术实现步骤摘要】
【国外来华专利技术】本申请基于2014年7月14日提出的日本专利申请第2014－144169号及2015年6月15日提出的日本专利申请第2015－120461号主张优先权，这里引用其记载内容。
本专利技术涉及具有IGBT(InsulatedGateBipolarTransistor)区域和二极管(FreeWheelingDiode)区域的半导体装置。
技术介绍
以往，例如，作为在逆变器等中使用的开关元件，提出了在共通的半导体衬底上形成有形成了IGBT元件的IGBT区域和形成了二极管元件的二极管区域的半导体装置(例如，参照专利文献1)。具体而言，在该半导体装置中，在构成N－型的漂移层的半导体衬底的表层部形成有基极层，以将基极层贯通的方式形成有多个沟槽。并且，在各沟槽中，以将壁面覆盖的方式形成有栅极绝缘膜，并且在栅极绝缘膜上形成有栅极电极。在半导体衬底的背面侧，形成有P型的集电极层及N型的阴极层，在基极层中的位于集电极层上的部分形成有N型的发射极区域。此外，在半导体衬底的表面侧形成有与基极层及发射极区域电连接的上部电极，在半导体衬底的背面侧形成有与集电极层及阴极层电连接的下部电极。并且，在半导体衬底的背面侧，形成有集电极层的区域作为IGBT区域，形成有阴极层的区域作为二极管区域。另外，沟槽分别形成在IGBT区域及二极管区域。并且，形成在IGBT区域的栅极电极及形成在二极管区域的栅极电极被连接到共通的栅极焊盘，被施加共通的电压。在这样的半导体装置中，对于IGBT元件而言，如果对上部电极施加比下部电极低的电压、并且对栅极电极施加开启(turnon)电压，则在基极层中的与沟槽相接的部分形成N型的反型层(沟道)。于是，电子从发射极区域经由反型层被供给到漂移层，并且空穴从集电极层被供给到漂移层，通过电导率调制，漂移层的电阻值下降而成为导通(on)状态。另外，所谓开启电压，是使栅极－发射极间的电压Vge比MOS栅极的阈值电压Vth高的电压。此外，对于二极管元件而言，如果对上部电极施加比下部电极高的电压、上部电极与下部电极之间的电压变得比正向电压高，则成为导通状态。此时，漂移层中的电子经由基极层向上部电极移动，并且电子穿过基极层从而空穴被从基极层向漂移层注入。但是，例如在使用多个上述半导体装置构成逆变器电路的情况下，在二极管元件为导通状态的情况下也有对栅极电极施加开启电压的情况。并且，如果在二极管元件为导通状态的情况下对栅极电极施加开启电压，则在基极层中的与沟槽相接的部分会形成N型的反型层。该情况下，在二极管区域中，漂移层内的电子经由反型层被抽取到上部电极，漂移层内的电子不再在基极层内通过。因此，空穴不再被从基极层向漂移层供给，二极管元件的导通损耗变大。另外，为了解决这样的问题，可以考虑在二极管区域中不形成沟槽。但是，在二极管区域中不形成沟槽的情况下，在IGBT区域中的形成在二极管区域侧的沟槽附近发生电场集中，发生耐压下降这样的新问题。现有技术文献专利文献专利文献1：特开2013－197122号公报
技术实现思路
本专利技术的目的是，提供一种能够降低二极管元件的导通损耗并且抑制耐压下降的半导体装置。在本专利技术的技术方案中，半导体装置具备：半导体衬底，构成第1导电型的漂移层；第2导电型的基极层，形成在上述漂移层上；第2导电型的集电极层及第1导电型的阴极层，形成在上述漂移层中的与上述基极层侧相反的一侧；多个沟槽，将上述基极层贯通而到达上述漂移层；栅极绝缘膜，形成于上述沟槽的壁面；栅极电极，形成于上述栅极绝缘膜上；第1导电型的发射极区域，形成于上述基极层的表层部，与上述沟槽相接；第1电极，与上述基极层及上述发射极区域电连接；以及第2电极，与上述集电极层及上述阴极层电连接。上述半导体衬底之中，作为IGBT元件进行动作的区域为IGBT区域，并且，作为二极管元件进行动作的区域为二极管区域。上述沟槽分别形成于上述IGBT区域及上述二极管区域。在上述二极管区域中配置的至少一部分的上述栅极电极能够进行与在上述IGBT区域中配置的至少一部分的上述栅极电极不同的控制。在上述二极管区域中配置的至少一部分的上述栅极电极被施加不在上述基极层中形成将上述第1电极与上述漂移层之间相连的反型层的电压。根据上述半导体装置，在基极层中的配置在二极管区域中的至少一部分栅极电极上，施加不形成将第1电极与漂移层之间相连的反型层的电压。因此，在第1导电型是N型、第2导电型是P型的情况下，在二极管区域中，由于漂移层内的电子经由基极层向第1电极移动，所以空穴被从基极层向漂移层注入。因而，能够降低二极管元件的导通损耗。此外，由于沟槽形成在IGBT区域及二极管区域，所以能够抑制在IGBT区域中的形成在二极管区域侧的沟槽附近发生电场集中而耐压下降的情况。附图说明关于本专利技术的上述目的及其他目的、特征及优点，一边参照附图一边通过下述的详细记述会变得明确。图1是本专利技术的第1实施方式的半导体装置的平面示意图。图2是沿着图1中的II－II线的剖视图。图3A是表示对第2栅极电极施加了开启电压时的第2栅极电极附近的状态的图。图3B是表示对第2栅极电极施加了低于开启电压的电压时的第2栅极电极附近的状态的图。图4是本专利技术的第2实施方式的半导体装置的平面示意图。图5是沿着图4中的V－V线的剖视图。图6是本专利技术的第3实施方式的半导体装置的平面示意图。图7是沿着图6中的VII－VII线的剖视图。图8是本专利技术的第3实施方式的变形例的半导体装置的剖视图。具体实施方式(第1实施方式)对本专利技术的第1实施方式进行说明。另外，本实施方式的半导体装置例如优选作为在逆变器、DC/DC变换器等的电源电路中使用的功率开关元件加以利用。如图1所示，半导体装置是交替地形成有形成了IGBT元件的IGBT区域1a及形成了二极管元件的二极管区域1b的结构。具体而言，这些IGBT区域1a及二极管区域1b如图2所示，形成于作为漂移层11发挥功能的N－型的共通的半导体衬底10。另外，IGBT区域1a及二极管区域1b在本实施方式中沿着半导体衬底10的一面10a的一方向(图1中纸面上下方向)延伸设置，并且在与延伸设置方向正交的方向上交替地形成。在漂移层11上(半导体衬底10的一面10a侧)，形成有P型的基极层12。并且，以将基极层12贯通而到达漂移层11的方式形成有多个沟槽13，基极层12被该沟槽13分离为多个。另外，多个沟槽13分别形成在IGBT区域1a及二极管区域1b。并且，沿着半导体衬底10的一面10a的面方向中的一方向(图2中纸面进深方向)等间隔地形成。此外，半导体衬底10的一面10a由基极层12中的与漂移层11相反侧的一面构成。在基极层12的表层部，形成有N+型的发射极区域14和被发射极区域14夹着的P+型的体(body)区域15。另外，在本实施方式中，发射极区域14及体区域15分别形成在IGBT区域1a及二极管区域1b。发射极区域14以比漂移层11高的杂质浓度构成，形成为：终止于基极层12内并且与沟槽13的侧面相接。另一方面，体区域15以比基极层12高的杂质浓度构成，与发射极区域14同样地形成为终止于基极层12内。更详细地讲，发射极区域14在沟槽13间的区域中以沿着沟槽13的长度方向而与沟槽13的侧面相接的方式以棒状延伸设置，被做成在比沟槽1本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：半导体衬底(10)，构成第1导电型的漂移层(11)；第2导电型的基极层(12)，形成在上述漂移层上；第2导电型的集电极层(21)及第1导电型的阴极层(22)，形成在上述漂移层中的与上述基极层侧相反的一侧；多个沟槽(13)，将上述基极层贯通而到达上述漂移层；栅极绝缘膜(16)，形成于上述沟槽的壁面；栅极电极(17a、17b)，形成于上述栅极绝缘膜上；第1导电型的发射极区域(14)，形成于上述基极层的表层部，与上述沟槽相接；第1电极(19)，与上述基极层及上述发射极区域电连接；以及第2电极(23)，与上述集电极层及上述阴极层电连接；上述半导体衬底之中，作为IGBT元件进行动作的区域为IGBT区域(1a)，并且，作为二极管元件进行动作的区域为二极管区域(1b)；上述沟槽分别形成于上述IGBT区域及上述二极管区域；对于在上述二极管区域中配置的至少一部分的上述栅极电极(17b)，能够进行与在上述IGBT区域中配置的至少一部分的上述栅极电极(17a)不同的控制；在上述二极管区域中配置的至少一部分的上述栅极电极(17b)被施加不在上述基极层中形成将上述第1电极与上述漂移层之间相连的反型层(24)的电压。...

【技术特征摘要】
【国外来华专利技术】2014.07.14 JP 2014-144169;2015.06.15 JP 2015-120461.一种半导体装置，其特征在于，具备：半导体衬底(10)，构成第1导电型的漂移层(11)；第2导电型的基极层(12)，形成在上述漂移层上；第2导电型的集电极层(21)及第1导电型的阴极层(22)，形成在上述漂移层中的与上述基极层侧相反的一侧；多个沟槽(13)，将上述基极层贯通而到达上述漂移层；栅极绝缘膜(16)，形成于上述沟槽的壁面；栅极电极(17a、17b)，形成于上述栅极绝缘膜上；第1导电型的发射极区域(14)，形成于上述基极层的表层部，与上述沟槽相接；第1电极(19)，与上述基极层及上述发射极区域电连接；以及第2电极(23)，与上述集电极层及上述阴极层电连接；上述半导体衬底之中，作为IGBT元件进行动作的区域为IGBT区域(1a)，并且，作为二极管元件进行动作的区域为二极管区域(1b)；上述沟槽分别形成于上述IGBT区域及上述二极管区域；对于在上述二极管区域中配置的至少一部分的上述栅极电极(17b)，能够进行与在上述IGBT区域中配置的至少一部分的上述栅极电极(17a...

【专利技术属性】
技术研发人员：住友正清，高桥茂树，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP