一种基于ATE的FPGA配置芯片的测试方法技术

本发明专利技术提供一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。本发明专利技术提出的基于ATE的FPGA配置芯片的测试方法，基于T5385ES超大规模集成电路存储器测试系统，针对EPCS16SI8N编写专用的测试图形，完成对EPCS16SI8N的测试，检测其可能存在的失效模式。

【技术实现步骤摘要】

本专利技术涉及集成电路测试
，特别涉及一种基于ATE的FPGA配置芯片的测试方法。
技术介绍
EPCS16SI8N是ALTERA公司的一款大容量、串口FPGA配置芯片，总容量为16Mbit，一共包含32个sector，每个sector包含256个page，每个page包含256个Bytes，电压工作范围为2.7V至3.6V，最大工作电流15mA，最大静态电流50uA，最大工作频率25MHz，封装形式为SOIC-8。存储器测试通常是建立在存储单元的故障模型上，常见的故障模型主要有（1）基于固定单元的故障模型；（2）基于桥接缺陷的存储器测试故障模型；（3）基于关联缺陷的存储器测试故障模型；（4）译码故障模型；（5）数据保存故障模型等。这些故障模型表现出的故障模式主要有：（1）固定为“1”/“0”的硬失效或软实效；（2）开路或短路故障；（3）地址译码器故障；（4）多重写数：当向某存储单元写数时，该数据同时写入很多单元；（5）图形敏感性故障：在某些测试图形时，存储器不能可靠工作；（6）再生失效：在规定的最小再生周期内存储器存储数据丢失。在对存储器进行测试时，主要通过针对以上故障模型编写不同的测试图形对以上故障模式进行测试。T5385ES是在全球占有绝对优势和领导地位的存储器测试厂商日本爱德万公司设计生产的超大规模集成电路（简称VLSI）存储器测试系统，T5385ES具有丰富、强大的测试资源，可以用来满足新一代VLSI存储产品的测试需求，在T5385ES上开发EPCS16SI8N的测试程序并编写相关测试图形，可以较好的满足测试要求。在以往的存储器测试中，存储器多为并行器件，数据和地址大多都是以并行的方式输入、输出，而EPCS16SI8N芯片为串行器件，地址和数据均从器件的ASDI引脚输入，从DATA引脚读出。在写入方式上，EPCS16SI8N一次最多只能写入256个字节的数据，不能跨page写数据。在读取方式上，EPCS16SI8N具有read和fastread两种模式。这些与一般存储器的不同，使得EPCS16SI8N的编程具有一定的特殊性和困难性。
技术实现思路
本专利技术的目的在于提供一种基于ATE的FPGA配置芯片的测试方法，以解决EPCS16SI8N芯片为串行器件如何编写专用的测试图像完成对EPCS16SI8N芯片测试的问题。为了解决上述技术问题，本专利技术的技术方案是：一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。进一步地，进行全芯片的擦除与验证时，调用全芯片擦除图形erase_bulk.pat，对器件写入擦除指令，完成芯片的擦除，最后通过读状态寄存器判断擦除操作是否完成。进一步地，进行单个扇区的擦除与验证时，对器件内部的第二个扇区写入擦除指令，完成擦除，通过读状态寄存器判断单扇区擦除操作是否完成，然后调用图形read_erase_sector2.pat，对芯片内部的扇区进行读取，判断单扇区擦除操作是否成功。进一步地，进行写状态寄存器验证时，调用写状态寄存器图形write_status.pat，向EPCS16SI8N的状态寄存器中写入“00000010”，然后读状态寄存器，判断写状态寄存器是否成功。进一步地，进行读芯片ID验证时，调用读ID图形read_id_operation.pat，读取芯片ID，判断读芯片ID是否成功。进一步地，全芯片存储单元的读写功能验证包括写全“0”读全“0”验证、写全“1”读全“1”验证、写“55”读“55”验证、写“AA”读“AA”验证、快速读全“0”验证、快速读“55”验证、快速读全“0”验证、快速读“55”验证、棋盘格图形验证。进一步地，全芯片存储单元的读写功能验证依次调用测试图形，先向全芯片存储单元写入数据，然后给出期望读出的数据，以此验证EPCS16SI8N全芯片存储单元的读写功能。进一步地，EPCS16SI8N有七种保护模式，按照写保护的区域，分别为：None、Upper32nd、Uppersixteenth、Uppereighth、Upperquarter、Upperhalf、ALLsectors。进一步地，依次调用测试图形，对EPCS16SI8N的七种保护模式进行验证。进一步地，对EPCS16SI8N的直流参数进行验证：输出高电平电压VOH、输出低电平电压VOL、输入漏电流II、输出高阻态电流IOZ、静态电源电流ICC0、工作电源电流ICC1。进一步地，对EPCS16SI8N的交流参数进行验证：片选建立时间TNCSSU、片选保持时间TNCSH、数据建立时间TDSU、数据保持时间TDH、nCS上升沿到读取禁止时间TODIS、时钟下降沿到数据读取时间TNCLK2D。本专利技术提出的基于ATE的FPGA配置芯片的测试方法，基于T5385ES超大规模集成电路存储器测试系统，针对EPCS16SI8N编写专用的测试图形，完成对EPCS16SI8N的测试，检测其可能存在的失效模式。具体实施方式以下通过具体实施例对本专利技术提出的基于ATE的FPGA配置芯片的测试方法作进一步详细说明。根据下面说明权利要求书，本专利技术的优点和特征将更清楚。本专利技术的核心思想在于，本专利技术提出的基于ATE的FPGA配置芯片的测试方法，基于T5385ES超大规模集成电路存储器测试系统，针对EPCS16SI8N编写专用的测试图形，完成对EPCS16SI8N的测试，检测其可能存在的失效模式。本专利技术提供一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。针对全芯片的擦除与验证，设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配。调用全芯片擦除图形（erase_bulk.pat），对器件写入擦除指令，完成芯片的擦除，最后通过读状态寄存器判断擦除操作是否完成。针对单个扇区的擦除与验证，设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配。调用单扇区擦除图形（erase_sector.pat），对器件内部的第2个扇区写入擦除指令，完成擦除，通过读状态寄存器判断单扇区擦除操作是否完成，然后调用图形（read_erase_sector2.pat），对芯片内部的扇区进行读取，判断单扇区擦除操作是否成功。针对写状态寄存器验证，设定器件工作电源、输入电平、输出本文档来自技高网...

【技术保护点】
一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。

【技术特征摘要】
1.一种基于ATE的FPGA配置芯片的测试方法，其特征在于，包括：设定器件工作电源、输入电平、输出电平、参考电平、负载电流的值，设定器件的上电次序，设定器件的地址信号、控制信号和数据信号的数据格式、时序、通道和控制寄存器的分配，分别进行全芯片的擦除与验证、单个扇区的擦除与验证、写状态寄存器验证、读芯片ID验证、全芯片存储单元的读写功能验证、写保护验证、直流参数验证以及交流参数验证。2.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，进行全芯片的擦除与验证时，调用全芯片擦除图形erase_bulk.pat，对器件写入擦除指令，完成芯片的擦除，最后通过读状态寄存器判断擦除操作是否完成。3.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，进行单个扇区的擦除与验证时，对器件内部的第二个扇区写入擦除指令，完成擦除，通过读状态寄存器判断单扇区擦除操作是否完成，然后调用图形read_erase_sector2.pat，对芯片内部的扇区进行读取，判断单扇区擦除操作是否成功。4.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，进行写状态寄存器验证时，调用写状态寄存器图形write_status.pat，向EPCS16SI8N的状态寄存器中写入“00000010”，然后读状态寄存器，判断写状态寄存器是否成功。5.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，其特征在于，进行读芯片ID验证时，调用读ID图形read_id_operation.pat，读取芯片ID，判断读芯片ID是否成功。6.如权利要求1所述的基于ATE的FPGA配置芯片的测试方法，...

【专利技术属性】
技术研发人员：刘大鹏，徐导进，王华铭，
申请(专利权)人：上海精密计量测试研究所，上海航天信息研究所，
类型：发明
国别省市：上海;31