一种绝缘体上半导体材料衬底结构及其制备方法技术

本发明专利技术提供一种绝缘体上半导体材料衬底结构及其制备方法，该绝缘体上半导体材料衬底结构包括单晶硅衬底、绝缘体层、缓冲层和高迁移率半导体层，所述绝缘体层置于所述单晶硅衬底之上，所述缓冲层置于所述单晶硅衬底之上并置于所述绝缘体层之间，所述高迁移率半导体层置于所述绝缘体层和所述缓冲层之上。该绝缘体上半导体材料衬底结构的制备方法采用金属有机化学气相沉积法或分子束外延的方法，在硅衬底上实现绝缘体上高迁移率半导体材料的外延生长，在后摩尔时代高迁移率CMOS集成技术中具有重要的应用价值。

【技术实现步骤摘要】

本专利技术涉及半导体集成
，尤其涉及一种绝缘体上半导体材料衬底结构及其制备方法。
技术介绍
半导体技术作为信息产业的核心和基础，被视为衡量一个国家科学技术进步和综合国力的重要标志。在过去的40多年中，以硅CMOS技术为基础的集成电路技术遵循摩尔定律通过缩小器件的特征尺寸来提高芯片的工作速度、增加集成度以及降低成本，集成电路的特征尺寸由微米尺度减小到纳米尺度。但是当MOS器件的栅长减小到90纳米后，栅氧化层的厚度只有1.2纳米，摩尔定律开始面临来自物理与技术方面的双重挑战。引入新材料、新结构成为后摩尔时代的解决方案之一。在新材料方面，采用高迁移率沟道材料替代传统硅材料将是CMOS技术的重要发展方向，具有高电子迁移率的铟镓砷材料是其中的有力竞争者之一；在新结构方面，绝缘体上超薄体全耗尽器件结构具有优异的器件性能。在硅衬底上实现以上两者的结合，在CMOS集成
具有重要的应用前景。
技术实现思路
(一)要解决的技术问题本专利技术目的在于将具有高迁移率的铟镓砷单晶层集成到硅衬底上，实现硅基绝缘体上铟镓砷单晶层衬底结构，为解决90纳米节点以后传统硅基CMOS器件等比例缩小过程面临的双重极限问题提供支持，即为解决理论和技术的双重极限提供支持。本专利技术将公开一种绝缘体上半导体材料衬底结构及其制备方法。(二)技术方案为达到上述目的，本专利技术提供一种绝缘体上半导体材料衬底结构，包括单晶硅衬底、绝缘体层、缓冲层和高迁移率半导体层，其特征在于，所述绝缘体层，置于所述单晶硅衬底之上，绝缘体层中间部分去除，绝缘体层中间的单晶硅衬底表面腐蚀形成V型槽结构；所述缓冲层，置于所述单晶硅衬底之上，并置于所述绝缘体层之间，其上表面为倒V型结构；所述高迁移率半导体层，置于所述绝缘体层和所述缓冲层之上。进一步地，所述绝缘体层，为二氧化硅、氮化硅、三氧化二铝、二氧化铪、二氧化锆以及它们的任意组合，所述绝缘体层的厚度在10纳米至500纳米之间，所述绝缘体层间距在1纳米至500纳米之间；所述缓冲层，为磷化铟单晶层；所述高迁移率半导体层，为铟镓砷单晶层，所述高迁移率半导体层各元素原子数比值铟∶镓∶砷＝x∶(1-x)∶1，x的取值范围可设置为0.3＜x＜0.8之间，所述高迁移率半导体层在所述绝缘体层之上的厚度在3埃至1微米之间。本专利技术的另一方面提供一种绝缘体上半导体材料衬底结构的制备方法，其特征在于，所述方法包括如下几个步骤：步骤1：在所述单晶硅衬底上沉积所述绝缘体层的材料层，选择性去除部分所述绝缘体层的材料层，形成所述绝缘体层；步骤2：采用湿法的方式依次腐蚀和清洗形成所述绝缘体层后的衬底结构，在所述绝缘体层中间的所述单晶硅衬底上表面腐蚀形成V型槽；步骤3：采用分子束外延或金属有机化学气相沉积的方法沉积所述缓冲层，并在所述缓冲层上沉积界面层；步骤4：在形成所述界面层的衬底上沉积牺牲层的材料层，采用化学机械抛光的方式将所述牺牲层的材料层抛光，选择性去除部分所述牺牲层的材料层，形成牺牲层；步骤5：沉积介质层的材料层，并选择性去除部分所述介质层的材料层，形成介质层，去除所述牺牲层，去除所述界面层；步骤6：采用分子束外延或金属有机化学气相沉积的方法沉积所述高迁移率半导体层，去除所述介质层。进一步，所述步骤1中，在沉积所述绝缘体层的材料层之前，还包括，清洗所述单晶硅衬底的步骤，即利用标准RCA清洗工艺对所述单晶硅衬底表面进行清洗，并用HF酸对所述单晶硅衬底表面进行钝化处理，HF酸浓度在0.5％-49％之间，抑制所述单晶硅衬底在空气中自然氧化。进一步，所述绝缘体层的材料层采用等离子增强气相沉积、超高真空化学气相沉积、原子层沉积、湿法氧化或干法氧化中的一种或多种方法组合生成，采用光刻、干法刻蚀或湿法腐蚀的方法去除部分所述绝缘体层的材料层，形成所述绝缘体层。进一步，所述步骤2中，采用各向异性腐蚀的方式在所述绝缘体层中间的所述单晶硅衬底上表面腐蚀形成V型槽，并用HF酸对所述单晶硅衬底表面进行钝化处理，HF酸浓度在0.5％-49％之间，抑制所述单晶硅衬底在空气中自然氧化。进一步，所述步骤3中，在分子束外延或金属有机化学气相沉积系统中，首先对所述步骤2获得的衬底表面进行加热重构，然后利用缩颈外延的方法沉积所述缓冲层，将位错缺陷等限制在所述缓冲层下方以及与所述绝缘层的交汇处，所述缓冲层上表面呈倒V型，并在所述缓冲层上沉积所述界面层，所述界面层可以是铟镓砷单晶层，所述界面层各元素原子数比值铟∶镓∶砷＝y∶(1-y)∶1，y的取值范围可设置为0.3＜y＜0.8之间，所述界面层的厚度在3埃至100纳米之间。进一步，所述步骤4中，所述牺牲层的材料层需要经过化学机械抛光，以确保其表面的粗糙度在1纳米以内，采用光刻、干法刻蚀或湿法腐蚀的方法去除部分所述牺牲层的材料层，形成所述牺牲层。进一步，所述步骤5中，所述介质层为二氧化硅、氮化硅、三氧化二铝、二氧化铪、二氧化锆以及它们的任意组合，所述介质层采用等离子增强气相沉积或原子层沉积的方法生长，所述牺牲层与所述单晶硅衬底、所述绝缘体层、所述缓冲层、所述界面层和所述介质层具有很大的湿法腐蚀选择性，采用光刻、干法刻蚀或湿法腐蚀的方法去除部分所述介质层的材料层，采用湿法腐蚀的方法去除所述牺牲层。进一步，所述步骤6中，采用湿法腐蚀的方法去除所述界面层，在分子束外延或金属有机化学气相沉积系统中，对腐蚀完所述界面层的的衬底表面进行加热重构，然后沉积所述高迁移率半导体层，所述介质层用来限制所述高迁移率半导体层的材料层向上生长，在所述绝缘体层上外延出所述高迁移率半导体层的材料层，采用光刻、干法刻蚀或湿法腐蚀的方法去除所述介质层。(三)有益效果从上述技术方案可以看出，本专利技术具有以下有益效果：1、本专利技术提供的绝缘体上半导体材料衬底结构，在硅衬底上将具有高电子迁移率的铟镓砷材料外延到绝缘层上，突破了化合物半导体材料的尺寸限制，可以以实现大晶圆制备，成本低，在制备下一代CMOS器件时在材料、结构和成本三个方面都具有很大优势。2、本专利技术提供的绝缘体上半导体材料衬底结构的制备方法，缓冲层采用缩颈外延的方式制备，可以将位错缺陷等限制在缓冲层下方以及与绝缘层的交汇处，界面层的引入则有利于保护缓冲层上表面晶格的完整性，介质层的引入则有利于限制高迁移率层的生长方向，最终可以实现高质量的绝缘体上半导体材料层。3、本专利技术提供的绝缘体上半导体材料衬底结构，是以单晶硅为衬底的，可以有效降低半导体器件的制备成本，还可以实现硅基和化合物半导体器件的单片集成。这些特性表明本专利技术在后摩尔时代CMOS集成技术、硅基和化合物半导体器件集成领域都具备广阔的应用前景和市场前景。附图说明图1为本专利技术所提供的绝缘体上半导体材料衬底结构的结构示意图；图2为本专利技术制备方法中在单晶硅衬底上沉积完绝缘体层的材料层之后的结构示意图；图3为本专利技术制备方法中在单晶硅衬底上形成绝缘体层后的结构示意图；图4为本专利技术制备方法中在单晶硅衬底上腐蚀出V型槽后的结构示意图；图5为本专利技术制备方法中外延完缓冲层之后的结构示意图；图6为本专利技术制备方法中外延完界面层之后的结构示意图；图7为本专利技术制备方法中选择性去除部分牺牲层之后的结构示意图；图8为本专利技术制备方法中沉积完介质层的材料层之后的结构示意图；图9为本专利技术制备方法中选择性本文档来自技高网...

【技术保护点】
一种绝缘体上半导体材料衬底结构，包括单晶硅衬底、绝缘体层、缓冲层和高迁移率半导体层，其特征在于，所述绝缘体层，置于所述单晶硅衬底之上，绝缘体层中间部分去除，绝缘体层中间的单晶硅衬底表面腐蚀形成V型槽结构；所述缓冲层，置于所述单晶硅衬底之上，并置于所述绝缘体层之间，其上表面为倒V型结构；所述高迁移率半导体层，置于所述绝缘体层和所述缓冲层之上。

【技术特征摘要】
1.一种绝缘体上半导体材料衬底结构，包括单晶硅衬底、绝缘体层、缓冲层和高迁移率半导体层，其特征在于，所述绝缘体层，置于所述单晶硅衬底之上，绝缘体层中间部分去除，绝缘体层中间的单晶硅衬底表面腐蚀形成V型槽结构；所述缓冲层，置于所述单晶硅衬底之上，并置于所述绝缘体层之间，其上表面为倒V型结构；所述高迁移率半导体层，置于所述绝缘体层和所述缓冲层之上。2.如权利要求1所述的绝缘体上半导体材料衬底结构，其特征在于，所述绝缘体层，为二氧化硅、氮化硅、三氧化二铝、二氧化铪、二氧化锆以及它们的任意组合，所述绝缘体层的厚度在10纳米至500纳米之间，所述绝缘体层间距在1纳米至500纳米之间；所述缓冲层，为磷化铟单晶层；所述高迁移率半导体层，为铟镓砷单晶层，所述高迁移率半导体层各元素原子数比值铟∶镓∶砷＝x∶(1-x)∶1，x的取值范围可设置为0.3＜x＜0.8之间，所述高迁移率半导体层在所述绝缘体层之上的厚度在3埃至1微米之间。3.一种绝缘体上半导体材料衬底结构的制备方法，其特征在于，该方法包括：步骤1：在所述单晶硅衬底上沉积所述绝缘体层的材料层，选择性去除部分所述绝缘体层的材料层，形成所述绝缘体层；步骤2：采用湿法的方式依次腐蚀和清洗形成所述绝缘体层后的衬底结构，在所述绝缘体层中间的所述单晶硅衬底上表面腐蚀形成V型槽；步骤3：采用分子束外延或金属有机化学气相沉积的方法沉积所述缓冲层，并在所述缓冲层上沉积界面层；步骤4：在形成所述界面层的衬底上沉积牺牲层的材料层，采用化学机械抛光的方式将所述牺牲层的材料层抛光，选择性去除部分所述牺牲层的材料层，形成牺牲层；步骤5：沉积介质层的材料层，并选择性去除部分所述介质层的材料层，形成介质层，去除所述牺牲层，去除所述界面层；步骤6：采用分子束外延或金属有机化学气相沉积的方法沉积所述高迁移率半导体层，去除所述介质层。4.如权利要求3所述的绝缘体上半导体材料衬底结构的制备方法，其特征在于，所述步骤1中，在沉积所述绝缘体层的材料层之前，还包括，清洗所述单晶硅衬底的步骤，即利用标准RCA清洗工艺对所述单晶硅衬底表面进行清洗，并用HF酸对所述单晶硅衬底表面进行钝化处理，HF酸浓度在0.5％-49％之间，抑制所述单晶硅衬底在空气中自然氧化。5.如权利要求3所述的绝缘体上半导体材料衬底结构的制备方法，所述绝缘体层的材料层采用等离子增强气相沉积、超高...

【专利技术属性】
技术研发人员：孙兵，刘洪刚，王盛凯，常虎东，苏玉玉，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11