一种适用于升压变换器的自适应关断时间产生电路，属于电子电路技术领域。比较器正向输入端处的电压值引入真实的占空比信息，避免了负载电流对频率的影响；比较器的负向输入端连接一个固定的时钟产生器，当比较器负向输入端的电压触碰比较器正向输入端的电压时，自适应关断时间产生电路的输出信号会输出一个向上的脉冲改变开关信号，从而控制升压变换器开启。本发明专利技术引入真实的占空比信息，避免了负载电流对频率的影响，使开关频率稳定，有利于电磁干扰的处理，减少设计成本。
【技术实现步骤摘要】
本专利技术属于电子电路
，具体涉及到一种适用于升压变换器(boost)的自适应关断时间(ACOT:adaptiveconstant-off-time)的产生电路。
技术介绍
近年来，随着电力电子及电子技术的迅猛发展，升压变换器在计算机、通信、工业自动化、电子或电工仪器等领域应用更加广泛。传统的升压变换器有电流模、电压模两种环路控制模式，电流模的优势在于具有更简单的环路补偿，以及更高的线性调整率与负载调整率。但在另一方面，由于电流模对噪声非常敏感，特别是在占空比大于50％时可能出现次谐波震荡，所以一般需要斜坡补偿。相对于一般的恒定频率的峰值电流模升压变换器，具有恒定关断时间的峰值电流模升压变换器，不需要做斜坡补偿，也能保证其稳定性。然而升压变换器的关断时间与其工作频率满足关系式TOFF＝(1-D)/f，其中TOFF代表关断时间，D代表占空比，f代表开关频率。因此一般的恒定关断时间会导致不同占空比应用下频率的变化，造成电磁干扰(EMI)处理的难度加大。一般的自适应恒定关断时间产生器通过采样输入电压和输出电压的信息，来模拟占空比的信息，得到一个近似恒定的频率。但是在负载电流变动的时候，由于功率管的有限的导通电阻和电感上寄生电阻的影响，输出电压和输入电压的之间的关系已经不只是由占空比决定，还会受到负载电流的影响，所以不能代表真实的占空比信息，所以通过这种方法得到的恒定频率依然不是很理想。
技术实现思路
针对升压变换器系统工作频率的变化所带来的稳定性不足的问题，本专利技术提供一种用于升压变换器的自适应恒定关断时间的产生电路，直接采样占空比的信息，保证不同占空比下的频率恒定，利于电磁干扰EMI的处理，减小设计成本，且避免了负载电流对频率的影响。本专利技术的技术方案为：一种适用于升压变换器的自适应关断时间产生电路，包括比较器A0、第一PMOS管M1、第二PMOS管M2、第一NMOS管M3、第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第三电容C3、第一电流源IC1、第二电流源IC2和反相器，第二PMOS管M2和第一NMOS管M3的栅极输入开关信号PWM，第一NMOS管M3的漏极接第一电流源IC1、第三电容C3的一端和比较器A0的负向输入端，其源极接第三电容C3的另一端并接地；第二电流源IC2接第一PMOS管M1和第二PMOS管M2的源极，第一PMOS管M1的栅极接基准电压Vref，其漏极接地，第二PMOS管M2的漏极通过第一电阻R1和第一电容C1的并联结构后接地；第二电阻R2接在比较器A0的正向输入端和第二PMOS管M2的漏极之间，第二电容C2接在比较器A0正向输入端和地之间；反相器的输入端接比较器A0的输出端，其输出端输出所述自适应关断时间产生电路的输出信号TOFF-FLAG。具体的，所述比较器A0包括第三PMOS管M4、第四PMOS管M5、第五PMOS管M6、第六PMOS管M7、第七PMOS管M8、第八PMOS管M9、第二NMOS管M10、第三NMOS管M11和第四NMOS管M12，第三PMOS管M4和第五PMOS管M6的栅极接第一栅极信号vtb1，其源极都接电源电压AVDD，第三PMOS管M4的漏极接第四PMOS管M5的源极，第五PMOS管M6的漏极接第六PMOS管M7的源极，第四PMOS管M5和第六PMOS管M7的栅极接第二栅极信号vtb2；第七PMOS管M8和第八PMOS管M9的源极互连并连接第四PMOS管M5的漏极，第七PMOS管M8的栅极为所述比较器A0的负向输入端，第八PMOS管M9的栅极为所述比较器A0的正向输入端；第三NMOS管M11的栅极连接第二NMOS管M10的栅极和漏极以及第七PMOS管M8的漏极，其漏极连接第八PMOS管M9的漏极和第四NMOS管M12的栅极，第四NMOS管M12的漏极与第六PMOS管M7的漏极互连并作为所述比较器A0的输出端；第二NMOS管M10、第三NMOS管M11和第四NMOS管M12的源极接地。本专利技术的有益效果为：本专利技术通过对电流源IC2施加开关控制信号，直接接入开关信号PWM，在比较器A0正向输入端Vr点的电压值引入真实的占空比信息，避免了负载电流对频率的影响，避免升压变换器系统开关频率随占空比的变化而变化，使开关频率稳定，有利于电磁干扰EMI的处理，减少设计成本。附图说明图1为本专利技术提供的一种适用于升压变换器的自适应关断时间产生电路的系统框架图。图2为本专利技术提供的一种适用于升压变换器的自适应关断时间产生电路的比较器A0的电路示意图。图3为本专利技术适用的一种升压变换器系统框架图。图4为图3中LX点信号方波图。图5为图1中Va点信号方波图。图6为图1中比较器A0的正向输入端Vr和负向输入端Vc的电压波形图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：如图3所示，本专利技术适用的一种升压变换器电路框架是由输入电压VIN、电感、两个功率管MN和MP、电容和负载构成，输入电压连在电感的一端和功率管MN的源极，电感的另一端连接功率管MN的漏极和功率管MP的源极，电容连在功率管MP的漏极和功率管MN的源极之间，功率管MN的栅极连接开关信号PWM，功率管MP的栅极连接开关信号PWM的反相信号当MN开启，MP关断时，是电感的充电阶段，时间为Ton，LX点的电压为低；当MN关断，MP开启时，是电感对电容放电阶段，时间为Toff，LX点的电压为升压变换器的输出电压，波形图如图4所示，其中D表示升压变换器电路的占空比，T表示开关周期。如图1所示，本专利技术提出的自适应关断时间产生电路包括比较器A0、第一PMOS管M1、第二PMOS管M2、第一NMOS管M3、第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第三电容C3、第一电流源IC1、第二电流源IC2和反相器，第二PMOS管M2和第一NMOS管M3的栅极输入开关信号PWM，第一NMOS管M3的漏极接第三电容C3的一端和比较器A0的负向输入端，其源极接地，第一电流源IC1通过第三电容C3后接地；第二电流源IC2接第一PMOS管M1和第二PMOS管M2的源极，第一PMOS管M1的栅极接基准电压Vref，其漏极接地，第二PMOS管M2的漏极通过第一电阻R1和第一电容C1的并联结构后接地，第二PMOS管M2的漏极为Va点；第二电阻接在比较器A0的正向输入端和第二PMOS管M2的漏极之间，第二电容C2接在比较器A0正向输入端和地之间；反相器的输入端接比较器A0的输出端，其输出端输出自适应关断时间产生电路的输出信号TOFF-FLAG，比较器A0的正向输入端为比较点Vr，其负向输入端为Vc点。如图2所示，比较器A0包括第三PMOS管M4、第四PMOS管M5、第五PMOS管M6、第六PMOS管M7、第七PMOS管M8、第八PMOS管M9、第二NMOS管M10、第三NMOS管M11和第四NMOS管M12，第三PMOS管M4和第五PMOS管M6的栅极接第一栅极信号vtb1，其源极都接电源电压AVDD，第三PMOS管M4的漏极接第四PMOS管M5的源极，第五PMOS管M6的漏极接第六PMOS管M7的源极，第四PMOS管M5和第六PMOS管M7的栅极接第二栅极信号vtb2；第七PMOS管M8和第八PMOS管M9的源极互连并连接第四P本文档来自技高网...
【技术保护点】
一种适用于升压变换器的自适应关断时间产生电路，其特征在于，包括比较器(A0)、第一PMOS管(M1)、第二PMOS管(M2)、第一NMOS管(M3)、第一电阻(R1)、第二电阻(R2)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第一电流源(IC1)、第二电流源(IC2)和反相器，第二PMOS管(M2)和第一NMOS管(M3)的栅极输入开关信号(PWM)，第一NMOS管(M3)的漏极接第一电流源(IC1)、第三电容(C3)的一端和比较器(A0)的负向输入端，其源极接第三电容(C3)的另一端并接地；第二电流源(IC2)接第一PMOS管(M1)和第二PMOS管(M2)的源极，第一PMOS管(M1)的栅极接基准电压(Vref)，其漏极接地，第二PMOS管(M2)的漏极通过第一电阻(R1)和第一电容(C1)的并联结构后接地；第二电阻(R2)接在比较器(A0)的正向输入端和第二PMOS管(M2)的漏极之间，第二电容(C2)接在比较器(A0)正向输入端和地之间；反相器的输入端接比较器(A0)的输出端，其输出端输出所述自适应关断时间产生电路的输出信号(TOFF‑FLAG)。
【技术特征摘要】
1.一种适用于升压变换器的自适应关断时间产生电路，其特征在于，包括比较器(A0)、第一PMOS管(M1)、第二PMOS管(M2)、第一NMOS管(M3)、第一电阻(R1)、第二电阻(R2)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第一电流源(IC1)、第二电流源(IC2)和反相器，第二PMOS管(M2)和第一NMOS管(M3)的栅极输入开关信号(PWM)，第一NMOS管(M3)的漏极接第一电流源(IC1)、第三电容(C3)的一端和比较器(A0)的负向输入端，其源极接第三电容(C3)的另一端并接地；第二电流源(IC2)接第一PMOS管(M1)和第二PMOS管(M2)的源极，第一PMOS管(M1)的栅极接基准电压(Vref)，其漏极接地，第二PMOS管(M2)的漏极通过第一电阻(R1)和第一电容(C1)的并联结构后接地；第二电阻(R2)接在比较器(A0)的正向输入端和第二PMOS管(M2)的漏极之间，第二电容(C2)接在比较器(A0)正向输入端和地之间；反相器的输入端接比较器(A0)的输出端，其输出端输出所述自适应关断时间产生电路的输出信号(TOFF-FLAG)。2.根据权利要求1所述的适用于升压变换器的自适应关断时间产生电路，其特征在于，所述比较器(A0)包括第三PMOS...
【专利技术属性】
技术研发人员：明鑫，唐韵扬，高笛，魏秀凌，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。