具有空隙加速击穿的MOS反熔丝制造技术

一种MOS反熔丝，具有由形成在电极中的空隙或缝隙引起的加速电介质击穿。在一些实施例中，在其下MOS反熔丝经受电介质击穿的编程电压通过对MOS反熔丝电介质的至少部分的故意损坏来减小。在一些实施例中，在电极材料的回蚀期间可以引入损坏，该电极材料具有在将电极材料回填到具有阈值纵横比的开口中期间所形成的缝隙。在另外的实施例中，MOS反熔丝位单元包括MOS晶体管和MOS反熔丝。MOS晶体管具有保持预定的电压阈值摆幅的栅极电极，而MOS反熔丝包括具有空隙加速电介质击穿的栅极电极。

【技术实现步骤摘要】
【国外来华专利技术】
本文中描述的实施例总体上涉及集成电路(IC)和单片式半导体器件，并且更具体而言，涉及单片式反熔丝。
技术介绍
单片式IC通常包括多个晶体管，例如制造在平面衬底(例如，硅晶圆)上方的金属-氧化物-半导体场效应晶体管(MOSFET)。IC通常包括至少一个反熔丝。反熔丝是以高电阻启动的电气器件，并且被设计为当器件两端的电压超过阈值水平时永久地创建导电路径。随着晶体管尺寸从一代缩放到另一代，缩小反熔丝程序电压是有利的。MOS反熔丝设计通常采用基于MOS晶体管的结构，如图1A中描绘的。设置在衬底5上的MOS反熔丝10采用被隔离电介质15包围的源极/漏极接触部14和栅极电极13。在栅极电极13被偏置高达编程电压并且源极/漏极接触部14保持在参考电势(例如，地电势)的情况下，反熔丝程序电路路径穿过栅极电介质11、标称地掺杂的半导体阱或鳍状物8、以及重掺杂的半导体源极/漏极9。在编程操作期间导电路径的形成导致永久地击穿栅极电介质11，这改变了栅极电极13与源极/漏极接触部14之间的电阻。如果栅极电介质11未受损，则反熔丝10显示正常MOSFET特性。如果栅极电介质11经历了电介质击穿，则反熔丝10将不具有正常MOSFET特性并反而具有相关联的编程反熔丝电阻。提供较低反熔丝程序电圧的MOS反熔丝架构和相关联的制造技术是有利的。附图说明在附图中通过示例的方式而不是通过限制的方式来例示本文中所描述的材料。为了例示的简单和清楚起见，附图中例示的元件并非必须按比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其它元件有所扩大。此外，在认为适当的情况下，已经在附图中重复附图标记以指示相对应的或类似的元件。在附图中：图1A是传统的单片式MOS反熔丝的横截面视图；图1B是根据实施例的具有空隙加速击穿(void-acceleratedbreakdown)的单片式MOS反熔丝的横截面视图；图2、图3、和图4是根据实施例的集成有具有空隙加速击穿的MOS反熔丝的MOSFET的横截面视图；图5A是根据实施例的例示了用于形成具有空隙加速击穿的MOS反熔丝的方法的流程图；图5B是根据实施例的例示了用于形成具有空隙加速击穿的MOSFET和MOS反熔丝的方法的流程图；图5C是根据实施例的例示了用于形成具有空隙加速击穿的MOSFET和MOS反熔丝的方法的流程图；图6A、图6B、图6C、图6D、图6E、图6F、和图6G是根据实施例的随着图5C中所述方法中的所选择的操作被执行而逐步形成的集成有具有空隙加速击穿的MOS反熔丝的MOSFET的横截面视图；图7例示了根据本专利技术的实施例的采用具有空隙加速击穿的MOS反熔丝的移动计算平台和数据服务器机器；以及图8是根据本专利技术的实施例的电子计算设备的功能框图。具体实施方式参照所公开的附图描述了一个或多个实施例。尽管详细地描绘和讨论了具体配置和布置，但是应当理解的是，其仅用于例示性的目的。本领域技术人员将认识到，在不脱离说明书的精神和范围的情况下，其它配置和布置是可能的。对于本领域技术人员而言将显而易见的是，本文中所描述的技术和/或布置可以用在除了本文中详细描述的系统和应用以外的各种其它系统和应用中。在以下具体实施方式中，参照了附图，附图形成本文的一部分并例示了示例性实施例。此外，将理解的是，在不脱离所请求保护的主题的范围的情况下，可以利用其它实施例和/或可以作出逻辑改变。还应当指出的是，方向和引用(例如，上、下、顶部、底部、等等)可仅用于便于附图中的特征的描述。通过参考例示的X-Z坐标，可以理解诸如“上部”和“下部”“上方”和“下方”之类的术语，并且通过参考X、Y坐标或非Z坐标，可以理解诸如“邻近”之类的术语。相对位置术语在本文中仅用作为以可能比技术标签(例如，“第一”、“第二”、“第三”等等)更清楚的方式将一个结构特征与另一个结构特征区分开的标签。在以下描述中，阐述了许多细节，然而，对于本领域技术人员将显而易见的是，在没有这些具体细节的情况下也可以实施本专利技术。在一些实例中，公知的方法和设备以框图形式示出，而不是详细示出，以避免混淆本专利技术。贯穿本说明书对“实施例”或“一个实施例”的引用表示结合实施例描述的具体特征、结构、功能、或特性被包括在本专利技术的至少一个实施例中。因此贯穿本说明书在不同地方中出现的短语“在实施例中”或“在一个实施例中”并非必须指代本专利技术的相同实施例。此外，在一个或多个实施例中，可以以任何适当的方式对具体特征、结构、功能、或特性进行组合。例如，第一实施例可以与第二实施例组合，只要与这两个实施例相关联的具体特征、结构、功能、或特性并非彼此排斥。如在本专利技术的说明书和所附权利要求书中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文以其它方式清楚指示。还将理解的是，如本文中使用的术语“和/或”指代并且包括相关联的列出项中的一项或多项的任何和所有可能的组合。术语“耦合”和“连接”连同它们的派生词可以在本文中用于描述部件之间的功能或结构关系。应当理解的是，这些术语并非旨在为彼此的同义词。相反，在具体实施例中，“连接”可用于指示两个或更多个元件彼此直接物理接触、光接触、或电接触。“耦合”可用于指示两个或更多个元件彼此直接或间接(它们之间存在其它居间元件)物理接触、光接触、或电接触、和/或该两个或更多个元件彼此协作或交互(例如，如在因果关系中)。如本文中使用的术语“上方”、“下方”、“在……之间”、和“在……上”指代一个部件或材料相对于其它部件或材料的相对位置，其中这些物理关系是值得注意的。例如在材料的情况下，设置在另一种材料或材料层上方或下方的一种材料或材料层可以直接接触或者可以具有一个或多个居间材料层。此外，设置在两种材料或材料层之间的一种材料可以与该两个层直接接触或者可具有一个或多个居间层。相反，在第二材料或材料层“上”的第一材料或材料层与该第二材料/材料层直接接触。在部件组件的情况下将作出类似的区分。如贯穿本说明书以及在权利要求书中所使用的，由短语“至少一个”或“一个或多个”连接的一系列项目可以表示所列项目的任意组合。例如，短语“A、B或C中的至少一个”可以表示A；B；C；A和B；A和C；B和C；或A、B和C。本文中描述了单片式MOS反熔丝和MOS反熔丝位单元、以及用于制造这些结构的示例性技术。在用作为MOS反熔丝的端子的栅极电极的沉积期间形成的空隙或缝隙用于加速MOS反熔丝中的电介质击穿。在一些实施例中，在其下MOS反熔丝经受电介质击穿的编程电压通过对MOS反熔丝栅极电介质的至少部分的故意损害而减小。在一些实施例中，在栅极电极材料的回蚀暴露出在栅极电极回填工艺期间形成的缝隙时，反熔丝栅极电介质损害可以被引入。在回蚀期间，缝隙可以被打开以使下层栅极电介质层暴露于回蚀工艺、或随后的另一工艺，这可以以将膜的电阻降低至一个或多个电击穿机制的方式而损害栅极电介质。在另外的实施例中，MOS反熔丝位单元包括MOS晶体管和MOS反熔丝。MOS晶体管包括不具有暴露出的缝隙的栅极电极并保持预定的电压阈值摆幅。MOS反熔丝包括具有暴露出的缝隙的栅极电极并显示加速的电介质击穿。在加速击穿的情况下，MOS电容器的电介质击穿电压低于特定MOS叠置体的参考击穿电压。在有利的本文档来自技高网...

【技术保护点】
一种金属‑氧化物‑半导体(MOS)反熔丝位单元，所述金属‑氧化物‑半导体(MOS)反熔丝位单元包括反熔丝，所述反熔丝还包括：第一半导体沟道区，所述第一半导体沟道区设置在衬底上方；第一半导体源极区和第一漏极区，所述第一半导体源极区和所述第一漏极区具有与所述第一沟道区互补的导电类型，并且设置在所述衬底上方并设置在所述第一沟道区的相对侧上；与所述第一源极区接合的第一源极接触部，以及与所述第一漏极区接合的第一漏极接触部；第一栅极电介质，所述第一栅极电介质设置在所述第一沟道区上方；以及第一栅极电极，所述第一栅极电极通过所述第一栅极电介质与所述第一沟道区分隔开，并且通过居间电介质材料与所述第一漏极接触部和所述第一源极接触部分隔开，所述第一栅极电极具有缝隙，所述缝隙从所述第一栅极电极的顶部表面延伸通过z高度接近所述第一栅极电介质。

【技术特征摘要】
【国外来华专利技术】1.一种金属-氧化物-半导体(MOS)反熔丝位单元，所述金属-氧化物-半导体(MOS)反熔丝位单元包括反熔丝，所述反熔丝还包括：第一半导体沟道区，所述第一半导体沟道区设置在衬底上方；第一半导体源极区和第一漏极区，所述第一半导体源极区和所述第一漏极区具有与所述第一沟道区互补的导电类型，并且设置在所述衬底上方并设置在所述第一沟道区的相对侧上；与所述第一源极区接合的第一源极接触部，以及与所述第一漏极区接合的第一漏极接触部；第一栅极电介质，所述第一栅极电介质设置在所述第一沟道区上方；以及第一栅极电极，所述第一栅极电极通过所述第一栅极电介质与所述第一沟道区分隔开，并且通过居间电介质材料与所述第一漏极接触部和所述第一源极接触部分隔开，所述第一栅极电极具有缝隙，所述缝隙从所述第一栅极电极的顶部表面延伸通过z高度接近所述第一栅极电介质。2.根据权利要求1所述的反熔丝位单元，其中：所述第一栅极电极具有第一栅极长度；并且所述第一栅极电极材料中的所述缝隙被设置在所述第一栅极长度的大致中心处。3.根据权利要求1所述的反熔丝位单元，还包括：MOS晶体管，所述MOS晶体管耦合到所述第一栅极电极或者耦合到所述第一漏极接触部，所述晶体管还包括：第二半导体沟道区，所述第二半导体沟道区设置在所述衬底上方；第二半导体源极区和第二漏极区，所述第二半导体源极区和所述第二漏极区具有与所述第二沟道区互补的导电类型，并且设置在所述衬底上方并设置在所述第二沟道区的相对侧上；与所述第二源极区接合的第二源极接触部，以及与所述第二漏极区接合的第二漏极接触部；第二栅极电介质，所述第二栅极电介质设置在所述第二沟道区上方；以及第二栅极电极，所述第二栅极电极通过所述第二栅极电介质与所述第二沟道区分隔开，并且通过所述居间电介质材料与所述第二源极接触部和所述第二漏极接触部分隔开，其中，所述第二栅极电极是无缝隙的。4.根据权利要求3所述的反熔丝位单元，其中：所述第一栅极电极具有第一栅极长度；所述第一栅极电极材料中的所述缝隙被设置在所述第一栅极长度的大致中心处；所述第一栅极电极的所述z高度小于所述居间电介质材料的z高度；所述第二栅极电极具有第二栅极长度，所述第二栅极长度大于所述第一栅极长度；并且所述第一栅极电极和所述第二栅极电极具有基本上相同的材料组分。5.根据权利要求3所述的反熔丝位单元，其中：所述第一栅极电极具有第一栅极长度；所述第一栅极电极材料中的所述缝隙被设置在所述第一栅极长度的大致中心处；所述第二栅极电极具有第二栅极长度，所述第二栅极长度等于或小于所述第一栅极长度；所述第一栅极电极和所述第二栅极电极的所述z高度小于所述居间电介质材料的z高度；并且所述第一栅极电极和所述第二栅极电极均包括填充金属，所述第一栅极电极的所述填充金属具有以下各项中的至少一项：与所述第二栅极电极的所述填充金属不同的组分；或与所述第二栅极电极的所述填充金属不同的微结构。6.根据权利要求3所述的反熔丝位单元，其中：所述第一栅极电极和所述第二栅极电极具有基本上相等的z高度；覆盖材料被设置在所述第一栅极电极的顶部表面上方并且被设置在所述第二栅极电极的表面上方，所述覆盖材料封闭所述第一栅极电极中的所述缝隙。7.根据权利要求3所述的反熔丝位单元，其中：所述MOS晶体管耦合到所述第一栅极电极，以控制所述第一栅极电极与所述第一漏极区之间的电压电平。8.根据权利要求1所述的反熔丝位单元，还包括：MOS晶体管，所述MOS晶体管耦合到所述第一栅极电极或者耦合到所述第一漏极接触部，所述晶体管还包括：第二半导体沟道区，所述第二半导体沟道区设置在所述衬底上方；第二半导体源极区和第二漏极区，所述第二半导体源极区和所述第二漏极区具有与所述第二沟道区互补的导电类型，并且设置在所述衬底上方并设置在所述第二沟道区的相对侧上；与所述第二源极区接合的第二源极接触部，以及与所述第二漏极区接合的第二漏极接触部；第二栅极电介质，所述第二栅极电介质设置在所述第二沟道区上方；以及第二栅极电极，所述第二栅极电极通过所述第二栅极电介质与所述第二沟道区分隔开，并且通过所述居间电介质材料与所述第二源极接触部和所述第二漏极接触部分隔开，其中，所述第二栅极电极具有从与所述第二栅极电介质的界面开始的第二z高度，所述第二z高度大于所述第一栅极电极的所述z高度，并且其中，所述第二栅极电极具有第二缝隙，所述第二缝隙被所述第二电极的顶部表面封闭。9.一种制造MOS反熔丝位单元的方法，所述方法包括：在周围的电介质材料中形成第一开口，所述第一开口暴露出第一半导体沟道区；在所述第一半导体沟道区上方形成第一栅极电介质；通过从所述周围的电介质材料的侧壁填充所述第一开口来形成第一栅极电极；使所述第一栅极电极相对于所述周围的电介质材料凹陷，以打开所述第一栅极电极中的缝隙并且将所述缝隙暴露于所述栅极电极的凹陷蚀刻工艺；以及形成至第一源极区和第一漏...

【专利技术属性】
技术研发人员：R·奥拉沃，W·哈菲兹，CH·简，张旭佑，T·张，R·拉马斯瓦米，PC·刘，N·迪亚斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US