一种半导体器件及其制作方法技术

本发明专利技术涉及半导体芯片制造工艺技术领域，尤其涉及一种半导体器件及其制作方法。首先，在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外延层中刻蚀出沟槽；其次，在所述沟槽的内壁上形成第一类型掺杂层；在所述沟槽中填满硅氧化物；依次生长栅氧化层和多晶硅层，所述多晶硅层至少覆盖所述沟槽；最后，进行第二类型离子注入，形成第二类型体区；进行第一类型离子注入，在所述第二类型体区中形成第一类型源区；依次生长介质层和金属层，即在制作超结MOS器件的过程中，通过在沟槽内壁上形成第一类型掺杂层，然后在该沟槽中填满硅氧化物，不需要在沟槽内生长P型外延，从而有效的降低工艺成本。

【技术实现步骤摘要】

本专利技术涉及半导体芯片制造工艺
，尤其涉及一种半导体器件及其制作方法。
技术介绍
现有技术中，在制作超结MOS(Metal-Oxide-Semiconductor，金属氧化物半导体晶体管)器件时，首先在N型外延层上刻蚀出深沟槽，其次在深沟槽中生长P型外延，然后进一步制作多晶硅栅极，最后在刻蚀的多晶硅窗口中依次生长介质层和金属层，从而形成超结MOS器件。制作超结MOS器件的具体工艺流程如下：步骤一、首先，在N型衬底的上表面制作N型外延层；其次，在N型外延层的上表面生长初始氧化层；最后，刻蚀掉部分初始氧化层直至在N型外延层中刻蚀出深沟槽，如图1a所示。步骤二、在刻蚀出的深沟槽中生长P型外延直至P型外延将整个N型外延层以及深沟槽的上表面完全覆盖，如图1b所示。步骤三、将多余的P型外延层研磨抛光掉，使得N型外延层和P型外延层的上表面均位于同一水平面上，如图1c所示。步骤四、在N型外延层和P型外延层的上表面均生长栅氧化层，如图1d所示。步骤五、在栅氧化层的上表面生长多晶硅层，如图1e所示。步骤六、采用光刻胶刻蚀掉部分多晶硅层，以剩余的多晶硅层为掩膜进行低剂量的P型离子注入，形成P-体区，如图1f所示。步骤七、在沟槽的上表面形成光刻胶掩膜，并进行高剂量的N型离子注入，形成源区，如图1g所示。步骤八、在剩余的多晶硅层的上表面生长介质层，如图1h所示。步骤九、在介质层的上表面生长金属层，如图1i所示。然而，在采用上述方法制作超接MOS器件的过程中，需要在沟槽内生长P型外延，工艺成本较高。
技术实现思路
本专利技术实施例提供一种半导体器件及其制作方法，不需要在沟槽内生长P型外延，节约了工艺成本。本专利技术实施例提供的一种制作半导体器件的方法，包括：在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外延层中刻蚀出沟槽；在所述沟槽的内壁上形成第一类型掺杂层；在所述沟槽中填满硅氧化物；依次生长栅氧化层和多晶硅层，所述多晶硅层至少覆盖所述沟槽；进行第二类型离子注入，形成第二类型体区；进行第一类型离子注入，在所述第二类型体区中形成第一类型源区；依次生长介质层和金属层。较佳的，所述沟槽深度为30～60um，宽度为2～8um。较佳的，还包括：采用三氯氧磷进行掺杂并高温驱入形成第一类型掺杂区。较佳的，在所述沟槽中填满硅氧化物具体包括：在所述沟槽中生长所述硅氧化物，若生长的所述硅氧化物溢出沟槽，则去除所述多余的硅氧化物以使所述第二类型外延层和所述沟槽内的所述硅氧化物位于同一水平面上。较佳的，所述第一类型为N型；所述第二类型为P型；所述硅氧化物为二氧化硅。较佳的，还包括：所述多晶硅层至少覆盖所述沟槽和所述第一类型掺杂区。本专利技术实施例提供的一种半导体器件，第一类型半导体衬底的上表面覆盖有第二类型外延层，所述第二类型外延层中具有第一类型源区、第二类型体区、沟槽及围绕沟槽的第一类型掺杂层，所述沟槽内填满硅氧化物，至少在所述沟槽上依次设置有栅氧化层、多晶硅层、介质层和金属层，所述金属层与所述第一类型源区和第二类型体区所处的外延层相连。较佳的，所述沟槽深度为30～60um，宽度为2～8um。较佳的，所述第一类型为N型；所述第二类型为P型；所述硅氧化物为二氧化硅。较佳的，至少在所述沟槽和所述第一类型掺杂区上依次设置有栅氧化层、多晶硅层、介质层和金属层，所述金属层与所述第一类型源区和第二类型体区所处的外延层相连。上述实施例提供的制作半导体器件的方法，首先，在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外延层中刻蚀出沟槽；其次，在所述沟槽的内壁上形成第一类型掺杂层；在所述沟槽中填满硅氧化物；依次生长栅氧化层和多晶硅层，所述多晶硅层至少覆盖所述沟槽；最后，进行第二类型离子注入，形成第二类型体区；进行第一类型离子注入，在所述第二类型体区中形成第一类型源区；依次生长介质层和金属层，即在制作超结MOS器件的过程中，通过在沟槽内壁上形成第一类型掺杂层，然后在该沟槽中填满硅氧化物，不需要在沟槽内生长P型外延，从而有效的降低工艺成本。上述实施例提供的半导体器件包括：第一类型半导体衬底的上表面覆盖有第二类型外延层，所述第二类型外延层中具有第一类型源区、第二类型体区、沟槽及围绕沟槽的第一类型掺杂层，所述沟槽内填满硅氧化物，至少在所述沟槽上依次设置有栅氧化层、多晶硅层、介质层和金属层，所述金属层与所述第一类型源区和第二类型体区所处的外延层相连，只需要在沟槽及围绕沟槽形成第一类型掺杂层，然后在该沟槽中填满硅氧化物，不需要在沟槽内生长P型外延，从而有效的降低工艺成本。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1a～图1i为常规制造超接MOS半导体器件的工艺流程中各个步骤所获得的器件结构示意图；图2为本专利技术实施例提供的制作半导体器件的方法流程图；图3～图13为本专利技术实施例提供的制作半导体器件方法的流程结构示意图；图14为本专利技术实施例提供的半导体器件的结构示意图。具体实施方式为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部份实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。本专利技术实施例提供的制作半导体器件的方法，可用于制作超结MOS(Metal-Oxide-Semiconductor，金属氧化物半导体晶体管)器件；且本专利技术实施例中的“第一类型”是相对于“第二类型”而言的，当第一类型为N型时，第二类型为P型；而当第一类型为P型时，第二类型则为N型。图2，为本专利技术实施例提供的制作半导体器件的方法流程图，如图2所示，该方法可包括步骤：S201、在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外延层中刻蚀出沟槽，转至步骤S202。S202、在所述沟槽的内壁上形成第一类型掺杂层，转至步骤S203。S203、在所述沟槽中填满硅氧化物，转至步骤S204。S204、依次生长栅氧化层和多晶硅层，所述多本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，其特征在于，包括：在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外延层中刻蚀出沟槽；在所述沟槽的内壁上形成第一类型掺杂层；在所述沟槽中填满硅氧化物；依次生长栅氧化层和多晶硅层，所述多晶硅层至少覆盖所述沟槽；进行第二类型离子注入，形成第二类型体区；进行第一类型离子注入，在所述第二类型体区中形成第一类型源区；依次生长介质层和金属层。

【技术特征摘要】
1.一种制作半导体器件的方法，其特征在于，包括：
在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外
延层中刻蚀出沟槽；
在所述沟槽的内壁上形成第一类型掺杂层；
在所述沟槽中填满硅氧化物；
依次生长栅氧化层和多晶硅层，所述多晶硅层至少覆盖所述沟槽；
进行第二类型离子注入，形成第二类型体区；
进行第一类型离子注入，在所述第二类型体区中形成第一类型源区；
依次生长介质层和金属层。
2.如权利要求1所述的方法，其特征在于，所述沟槽深度为30～60um，
宽度为2～8um。
3.如权利要求1所述的方法，其特征在于，还包括：采用三氯氧磷进行
掺杂并高温驱入形成第一类型掺杂区。
4.如权利要求1所述的方法，其特征在于，在所述沟槽中填满硅氧化物
具体包括：在所述沟槽中生长所述硅氧化物，若生长的所述硅氧化物溢出沟槽，
则去除所述多余的硅氧化物以使所述第二类型外延层和所述沟槽内的所述硅
氧化物位于同一水平面上。
5.如权利要求1所述的方法，其特征在于，所述第一类型为N型；所...

【专利技术属性】
技术研发人员：马万里，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11