时钟产生装置与其小数分频器制造方法及图纸

一种时钟产生装置与其小数分频器。小数分频器包括分频器、采样器、选择器以及控制电路。分频器的输入端耦接至多相位频率产生电路的输出端。采样器的输入端共同耦接至分频器的输出端。采样器的触发端接收采样时钟信号。选择器的输入端耦接至采样器的输出端。选择器的输出端耦接至多相位频率产生电路的反馈端。控制电路提供小数码至选择器的控制端，以控制选择器选择性地将采样器其中一个的输出端耦接至多相位频率产生电路的反馈端。

【技术实现步骤摘要】

本专利技术涉及一种频率产生电路，且特别涉及一种时钟产生装置与其小数分频器。
技术介绍
时钟产生装置可以提供符合额定频率的时钟信号。时钟产生装置内部配置了分频器，以便改变时钟产生装置的输出时钟信号的频率。为了精确调整时钟产生装置的输出时钟信号的频率，时钟产生装置内的分频器需要具备小数分频功能。在已知小数分频功能的设计上，分频器的三角积分调制器(delta-sigmamodulator)会造成无法忽视的量化误差(quantizationerror)。此量化误差会直接贡献在输出时钟信号的相位抖动(phasejitter)。
技术实现思路
本专利技术提供一种时钟产生装置与其小数分频器，可以降低量化误差。本专利技术实施例揭示一种小数分频器。小数分频器包括一分频器(frequencydivider，FD)、多个采样器、一选择器以及一控制电路。分频器的输入端耦接至多相位频率产生电路(multi-phase-frequencygeneratingcircuit)的输出端以接收输出时钟信号。所述多个采样器的输入端共同耦接至分频器的输出端，以接收经分频时钟信号。所述多个采样器的触发端耦接至多相位频率产生电路以分别接收多个采样时钟信号，其中这些采样时钟信号的相位互不相同。选择器的多个输入端分别耦接至所述多个采样器的输出端。选择器的输出端耦接至多相位频率产生电路的反馈端。控制电路提供小数码(Fractioncode)至选择器的控制端，以控制选择器选择性地将所述多个采样器其中一个的输出端耦接至该多相位频率产生电路的反馈端。本专利技术实施例揭示一种时钟产生装置，包括多相位频率产生电路以及小数分频器。多相位频率产生电路依据参考信号与反馈信号而对应产生输出时钟信号与多个采样时钟信号，其中这些采样时钟信号的相位互不相同。小数分频器包括一分频器、多个采样器、一选择器以及一控制电路。分频器的输入端耦接至多相位频率产生电路的输出端以接收输出时钟信号。所述多个采样器的输入端共同耦接至分频器的输出端以接收经分频时钟信号。所述多个采样器的触发端耦接至多相位频率产生电路以分别接收所述多个采样时钟信号。选择器的多个输入端分别耦接至所述多个采样器的输出端。选择器的输出端耦接至多相位频率产生电路的反馈端以供应该反馈信号。控制电路提供小数码至选择器的控制端，以控制选择器选择性地将所述多个采样器其中一个的输出端耦接至多相位频率产生电路的反馈端。基于上述，本专利技术实施例所述时钟产生装置与其小数分频器可以利用分频器所输出的低频率时钟信号进行小数分频功能。因此，小数分频器可以降低量化误差，且降低功耗。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是依照本专利技术实施例说明一种时钟产生装置的电路方块示意图。图2与图3是依照本专利技术实施例说明图1所示信号的时序示意图。图4是依照本专利技术实施例说明图1所示信号的波形示意图。图5是依照本专利技术一实施例说明图1所示多相位频率产生电路的电路方块示意图。图6是依照本专利技术一实施例说明图1与图5所示控制电路，以及图5所示控制电压产生电路的电路方块示意图。图7是依照本专利技术另一实施例说明图1与图5所示控制电路的电路方块示意图。图8是依照本专利技术一实施例说明图7所示有限脉冲响应滤波器的电路方块示意图。图9是依照本专利技术又一实施例说明图1与图5所示控制电路的电路方块示意图。图10是依照本专利技术再一实施例说明图1与图5所示控制电路的电路方块示意图。图11是依照本专利技术另一实施例说明图1所示多相位频率产生电路的电路方块示意图。图12是依照本专利技术又一实施例说明图1所示时钟产生装置的电路方块示意图。【符号说明】10：时钟产生装置100：小数分频器110：分频器111：经分频时钟信号120：采样器121：采样结果121(1)：第一采样结果121(2)：第二采样结果121(3)：第三采样结果121(4)：第四采样结果130：选择器140：控制电路141：三角积分调制器142：加法器143：有限脉冲响应滤波器144：除法器500：多相位频率产生电路510：控制电压产生电路511：相位频率检测器512：电荷泵513：回路滤波器520：压控振荡器530：控制码产生电路531：数字相位检测器532：数字回路滤波器540：数字控制振荡器ADD：加法器Cc：控制码Cf：小数码Ci：整数码DL_1、DL_2、DL_N：延迟单元Fref：参考信号Ffb：反馈信号Fout：输出时钟信号Fs：采样时钟信号Fs1：第一采样时钟信号Fs2：第二采样时钟信号Fs3：第三采样时钟信号Fs4：第四采样时钟信号K：正整数参数M：整数参数Vc：控制电压具体实施方式在本申请说明书全文(包括权利要求书)中所使用的「耦接」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。图1是依照本专利技术实施例说明一种时钟产生装置10的电路方块示意图。时钟产生装置10包括小数分频器100以及多相位频率产生电路500。多相位频率产生电路500依据参考信号Fref与反馈信号Ffb而对应产生输出时钟信号Fout与多个采样时钟信号Fs，其中这些采样时钟信号Fs的频率相同但相位互不相同。采样时钟信号Fs的个数可以依照设计需求来决定。小数分频器100包括一分频器110、多个采样器120、一选择器130以及一控制电路140。分频器110的输入端耦接至多相位频率产生电路500的输出端，以接收输出时钟信号Fout。所述多个采样器120的输入端共同耦接至分频器110的输出端，以接收经分频时钟信号111。所述多个采样器120的触发端耦接至多相位频率产生电路500，以分别接收所述多个采样时钟信号Fs。所述多个采样器120的输出端分本文档来自技高网...

【技术保护点】
一种小数分频器，其特征在于，该小数分频器包括：分频器，其输入端耦接至多相位频率产生电路的输出端以接收输出时钟信号；多个采样器，其输入端共同耦接至该分频器的输出端以接收经分频时钟信号，而这些采样器的触发端耦接至该多相位频率产生电路以分别接收多个采样时钟信号，其中这些采样时钟信号的频率相同但相位互不相同；选择器，其多个输入端分别耦接至这些采样器的输出端，而该选择器的输出端耦接至该多相位频率产生电路的反馈端；以及控制电路，提供小数码至该选择器的控制端以控制该选择器选择性地将这些采样器其中一个的输出端耦接至该多相位频率产生电路的该反馈端。

【技术特征摘要】
2014.09.23 TW 1031328361.一种小数分频器，其特征在于，该小数分频器包括：
分频器，其输入端耦接至多相位频率产生电路的输出端以接收输出时钟
信号；
多个采样器，其输入端共同耦接至该分频器的输出端以接收经分频时钟
信号，而这些采样器的触发端耦接至该多相位频率产生电路以分别接收多个
采样时钟信号，其中这些采样时钟信号的频率相同但相位互不相同；
选择器，其多个输入端分别耦接至这些采样器的输出端，而该选择器的
输出端耦接至该多相位频率产生电路的反馈端；以及
控制电路，提供小数码至该选择器的控制端以控制该选择器选择性地将
这些采样器其中一个的输出端耦接至该多相位频率产生电路的该反馈端。
2.如权利要求1所述的小数分频器，其中该分频器将该输出时钟信号的
频率除以整数码所代表的整数值，以决定该经分频时钟信号的频率。
3.如权利要求1所述的小数分频器，其中这些采样器为触发器或锁存器。
4.如权利要求1所述的小数分频器，其中该选择器包括多工器。
5.如权利要求1所述的小数分频器，其中该控制电路包括：
三角积分调制器，接收正整数参数并进行三角积分调制，以获得小数分
频比率；
加法器，其第一输入端耦接至该三角积分调制器的输出端以接收该小数
分频比率，而该加法器的第二输入端接收整数参数；
有限脉冲响应滤波器，其输入端耦接至该加法器的输出端以接收分频参
数；以及
除法器，其输入端耦接至该有限脉冲响应滤波器的输出端以接收经滤波
值，该除法器将该经滤波值除以除数N而获得商数，其中N为整数；
其中该商数的小数部分被提供给该选择器的该控制端作为该小数码；以
及
其中该商数的整数部分被提供给该分频器，而该分频器将该输出时钟信
号的频率除以该整数部分所代表的整数值而决定该经分频时钟信号的频率。
6.如权利要求5所述的小数分频器，其中假设该正整数参数为K，而该
整数参数为M，则该小数分频比率为K/2b，而该分频参数为M+(K/2b)，其中

\tb为该三角积分调制器内部累加器的位数量。
7.如权利要求1所述的小数分频器，其中该控制电路包括：
三角积分调制器，接收正整数参数并进行三角积分调制，以获得小数分
频比率；
有限脉冲响应滤波器，其输入端耦接至该三角积分调制器的输出端以接
收该小数分频比率；以及
除法器，其输入端耦接至该有限脉冲响应滤波器的输出端以接收经滤波
值，该除法器将该经滤波值除以除数N而获得该小数码，以及将该小数码输
出给该选择器的该控制端，其中N为整数。
8.如权利要求7所述的小数分频器，其中该有限脉冲响应滤波器包括：
N个延迟单元，相互串联而成为延迟单元串，该延迟单元串的输入端作
为该有限脉冲响应滤波器的该输入端，其中N为整数；以及
加法器，其多个输入端分别耦接至这些延迟单元的输出端，而该加法器
的输出端作为该有限脉冲响应滤波器的该输出端以输出该经滤波值。
9.如权利要求1所述的小数分频器，其中该控制电路包括：
三角积分调制器，接收正整数参数并进行三角积分调制，以获得小数分
频比率；以及
加法器，其第一输入端耦接至该三角积分调制器的输出端以接收该小数
分频比率，该加法器的第二输入端接收整数参数，而该加法器的输出端输出
整数码与该小数码；
其中该小数码被提供给该选择器的该控制端；以及
其中该整数码被提供给该分频器，而该分频器将该输出时钟信号的频率
除以该整数码所代表的整数值而决定该经分频时钟信号的频率。
10.如权利要求1所述的小数分频器，其中该控制电路包括：
三角积分调制器，接收正整数参数并进行三角积分调制，以获得小数分
频比率；
其中该小数分频比率被提供给该选择器的该控制端作为该小数码。
11.一种时钟产生装置，其特征在于，该时钟产生装置包括：
多相位频率产生电路，依据参考信号与反馈信号而对应产生输出时钟信
号与多个采样时钟信号，其中这些采样时钟信号的频率相同但相位互不相同；
以及
小数分频器，该小数分频器包括：
分频器，其输入端耦接至该多相位频率产生电路的输出端以接收该输出
时钟信号；
多个采样器，其输入端共同耦接至该分频器的输出端以接收经分频时钟
信号，而这些采样器的触发端耦接至该多相位频率产生电路以分别接收这些
采样时钟信号；
选择器，其多个输入端分别耦接至这些采样器的输出端，而该选择器的
输出端耦接至该多相位频率产生电路的反馈端以供应该反馈信号；以及
控制电路，提供小数码至该选择器的控制端以控制该选择器选择性地将
这些采样器其中一个的输出端耦接至该多相位频率产生电路的该反馈端。<...

【专利技术属性】
技术研发人员：赖佳良，韩松融，张镕谕，林韦名，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：中国台湾;71