微电子晶体管接触体及其制造方法技术

可以通过以下来制造本说明书的晶体管接触体：穿过设置在微电子衬底上的层间电介质层来形成过孔，其中，所述过孔从所述层间电介质层的第一表面延伸到所述微电子衬底，形成过孔侧壁并且暴露所述微电子衬底的部分。然后，可以邻近所述微电子衬底的暴露部分、至少一个过孔侧壁以及所述层间电介质的所述第一表面来形成所述共形接触层。在所述过孔内接近所述微电子衬底来形成蚀刻阻挡插塞。去除不受所述蚀刻阻挡插塞保护的所述接触材料层，随后，去除所述蚀刻阻挡插塞并且用导电材料来填充所述过孔。

【技术实现步骤摘要】
【国外来华专利技术】
本说明书的实施例总体上涉及微电子器件的领域，并且更具体而言涉及微电子晶体管的源极/漏极接触体。
技术介绍
集成电路部件的更高性能、更低成本、增强的微型化，以及集成电路的更大封装密度是制造微电子器件的微电子行业的一直的目标。随着这些目标的实现，微电子器件按比例缩小，即，变得更小，这增加了对每个集成电路部件的最优性能的需求。潜在性能增强的一个方面是源极/漏极接触体的电阻降低。附图说明在本说明书的结论部分中具体指出并明确要求了本公开内容的主题。根据结合附图的以下描述以及附属权利要求，本公开内容的上述和其它特征将变得更加完全地显而易见。要理解的是，附图仅描绘了根据本公开内容的几个实施例，并且因此，附图不应被视为本公开内容的范围的限制。将通过使用附图以额外的特殊性和细节来描述本公开内容，使得本公开内容的优点可以更容易地被确定，其中：图1-图10是根据本说明书的实施例的形成微电子晶体管的源极/漏极接触体的过程的截面侧视图。图11和图12是根据本说明书的另一实施例的形成微电子晶体管的源极/漏极接触体的截面侧视图。图13是根据本说明书的实施例的制造纳米线晶体管的过程的流程图。图14图示了根据本说明书的一个实施方式的计算装置。具体实施方式在以下具体实施方式中，参考了附图，附图通过图示方式示出了可以实践所要求的主题的特定实施例。这些实施例得到充分详细的描述，以使本领域的技术人员能够实践该主题。应当理解，尽管各实施例不同，但它们未必是相互排斥的。例如，可以在其它实施例中实施结合一个实施例在本文中描述的特定特征、结构或特性而不脱离所要求主题的精神和范围。在本说明书之内提到“一个实施例”或“实施例”表示结合实施例描述的特定特征、结构或特性被包括在本说明书内包含的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用，未必指代相同实施例。此外，要理解的是，可以修改每个公开实施例内的独立元件的位置或布置而不脱离所要求主题的精神和范围。因此，不应以限制性意义来理解以下具体实施方式，并且所要求主题的范围仅受适当地被解释的附属权利要求连同附属权利要求所授权的等价物的全范围的限定。在附图中，贯穿几幅示图的相同标号指代相同或相似的元件或功能，并且其中描绘的元件未必彼此成比例，相反，可以放大或缩小独立的元件，以便在本说明书的语境中更容易理解该元件。如本文中使用的术语“之上”、“到”、“之间”和“上”可以指代一层关于其它层的相对位置。在另一层“之上”或“上”或结合“到”另一层的一层可以直接接触另一层，或者可以有一个或多个中介层。在层“之间”的一层可以直接与这些层接触，或者可以具有一个或多个中介层。本说明书的实施例包括微电子晶体管的源极/漏极接触体(也被称作“晶体管接触体”)，该接触体具有用于形成晶体管接触体的增大容量的导电材料，这可以降低接触体的电阻，并且本说明书的实施例包括形成晶体管接触的工艺，这可以相对于已知的制造工艺而放松对材料选择以及下游处理的约束。可以通过形成穿过层间电介质层的过孔来制造这样的晶体管接触体，层间电介质层设置在微电子衬底上，其中，过孔从层间电介质层的第一表面延伸到微电子衬底，形成过孔侧壁并且暴露微电子衬底的部分。然后，可以形成与暴露的微电子衬底、至少一个过孔侧壁以及层间电介质第一表面邻近的接触材料层。可以接近微电子衬底在过孔内形成蚀刻阻挡插塞。可以去除不受蚀刻阻挡插塞保护的接触材料层，随后去除蚀刻阻挡插塞并且用导电材料填充过孔。图1-图10图示了形成微电子晶体管的源极/漏极接触体(也被称作“晶体管接触体”)的方法。简明起见，将图示单个微电子晶体管。如图1所图示，可以由任何适当的材料提供或形成微电子衬底110。在一个实施例中，微电子衬底110可以是由单晶材料构成的体衬底，单晶材料可以包括，但不限于，硅、锗、硅-锗或Ⅲ-Ⅴ族化合物半导体材料。在其它实施例中，微电子衬底110可以包括绝缘体上硅衬底(SOI)，其中，上层绝缘体层设置在体衬底上，上层绝缘体层由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料构成。替代地，微电子衬底110可以直接由体衬底形成，并且使用局部氧化来形成电绝缘部分以代替上述上层绝缘体层。在另一实施例中，图1可以图示非平面晶体管的截面图，非平面晶体管例如为FinFET或三栅极晶体管，其中，微电子衬底110可以是由单晶材料构成的三维鳍结构。在这样的实施例中，图1所示的截面图是沿着鳍110的长度截取的，并且鳍110包括顶表面以及两个横向相对的侧壁表面。如图1进一步所示，晶体管栅极120可以形成在微电子衬底110上。晶体管栅极120可以包括栅极电极122，栅极电介质124设置在栅极电极122和微电子衬底110之间。晶体管栅极120还可以包括形成在栅极电极122的相对侧上的电介质间隔体126。可以在晶体管栅极120的相对侧上，例如，通过适当掺杂剂的离子注入，在微电子衬底110中形成源极区112和漏极区114。晶体管栅极120、源极区112和漏极区114的部件的功能和制造工艺为本领域所公知的，并且，简明起见，将不在本文中讨论。在微电子衬底110为三维鳍结构的本专利技术的实施例中，栅极电介质124可以形成在三维鳍结构的顶表面以及横向相对的侧壁表面上，而栅极电介质122可以形成在位于鳍结构的顶表面上的栅极电介质124上，并且邻近位于横向相对的侧壁表面上的栅极电介质124。在这样的实施例中，电介质间隔体126也可以形成在三维鳍结构的顶表面以及横向相对的侧壁表面上。源极区112和漏极区114形成在鳍结构内，如本领域所公知。栅极电介质124可以包括任何适当的电介质材料。在本说明书的实施例中，栅极电介质124可以包括高k栅极电介质材料，其中，介电常数可以包括大于大约4的值。高k栅极电介质材料的示例可以包括，但不限于，氧化铪、硅氧化铪、氧化镧、氧化锆、硅氧化锆、氧化钛、氧化钽、钛酸钡锶、钛酸钡、钛酸锶、氧化钇、氧化铝、铅氧化钪和铌锌酸铅。栅极电极122可以包括任何适当的导电材料。在一个实施例中，栅极电极122可以包括金属，这些金属包括，但不限于，纯金属和钛、钨、钽、铝、铜、钌、钴、铬、铁、钯、钼、锰、钒、金、银和铌的合金。还可以使用导电性较差的金属碳化物，例如，碳化钛、碳化锆、碳化钽、碳化钨和碳化钨。栅极电极122也可以由诸如氮化钛和氮化钽的金属氮化物，或诸如氧化钌的导电金属氧化物制成本文档来自技高网...

【技术保护点】
一种形成晶体管接触体的方法，包括：穿过设置在微电子衬底上的层间电介质层来形成过孔，其中，所述过孔从所述层间电介质层的第一表面延伸到所述微电子衬底，形成过孔侧壁并且暴露所述微电子衬底的部分；邻近所述微电子衬底的暴露部分来形成接触材料层；在所述过孔内接近所述微电子衬底形成蚀刻阻挡插塞；去除不受所述蚀刻阻挡插塞保护的所述接触材料层而形成接触材料结构；去除所述蚀刻阻挡插塞，以及用导电材料来填充所述过孔。

【技术特征摘要】
【国外来华专利技术】1.一种形成晶体管接触体的方法，包括：
穿过设置在微电子衬底上的层间电介质层来形成过孔，其中，所述过
孔从所述层间电介质层的第一表面延伸到所述微电子衬底，形成过孔侧壁
并且暴露所述微电子衬底的部分；
邻近所述微电子衬底的暴露部分来形成接触材料层；
在所述过孔内接近所述微电子衬底形成蚀刻阻挡插塞；
去除不受所述蚀刻阻挡插塞保护的所述接触材料层而形成接触材料结
构；
去除所述蚀刻阻挡插塞，以及
用导电材料来填充所述过孔。
2.根据权利要求1所述的方法，其中，形成所述蚀刻阻挡插塞包括：
形成非晶碳蚀刻阻挡插塞。
3.根据权利要求1所述的方法，其中，形成所述蚀刻阻挡插塞包括：
在所述接触材料层之上沉积蚀刻阻挡材料层，包括将所述蚀刻阻挡材
料层沉积到所述过孔中，以及
去除所述蚀刻阻挡材料的部分。
4.根据权利要求3所述的方法，其中，沉积所述蚀刻阻挡材料层包括：
沉积非晶碳材料层。
5.根据权利要求1至4中的任一项所述的方法，其中，形成所述接触
材料层包括：
形成多层接触材料层。
6.根据权利要求5所述的方法，其中，形成所述多层接触材料层包括：
邻近所述微电子衬底的所述暴露部分以及所述层间电介质的所述第一

\t表面来形成钛层，以及
在所述钛层上形成氮化钛层。
7.根据权利要求1所述的方法，其中，形成所述接触材料层包括：
邻接所述微电子衬底的所述暴露部分、至少一个过孔侧壁以及所述层
间电介质的所述第一表面来形成共形接触层。
8.根据权利要求7所述的方法，其中，去除不受所述蚀刻阻挡插塞保
护的所述共形接触材料层而形成所述接触材料结构包括：
去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层，形成共形接
触材料结构的与所述至少一个过孔侧壁邻接的部分，所述部分具有小于所
述过孔的高度的50％的高度。
9.根据权利要求7所述的方法，其中，去除不受所述蚀刻阻挡插塞保
护的所述共形接触材料层而形成所述接触材料结构包括：
去除不受所述蚀刻阻挡插塞保护的所述共形接触材料层，形成共形接
触材料结构的与所述至少一个过孔侧壁邻接的部分，所述部分具有所述过
孔的高度的约10％和40％之间的高度。
10.根据权利要求1所述的方法，其中，用导电材料来填充所述过孔
包括：
用钨来填充所述过孔。
11.根据权利要求1所述的方法，其中，形成所述微电子衬底包括：
形成具有源极区和漏极区的至少其中之一的微电子衬底，并且其中，
形成所述过孔包括：形成从所述层间电介质层的第一表面到所述微电子衬
底的穿过所述层间电介质层的过孔，形成过孔侧壁并且暴露所述源极区和
所述漏极区的至少其中之一的部分。
12.一种微电子结构，包括：
微电子衬底；
所述微电子衬底上的层间电介质层；
过孔，所述过孔从所述层间电介质层的第一表面到所述微电子衬底穿

【专利技术属性】
技术研发人员：A·圣阿穆尔，J·施泰格瓦尔德，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US