铜互连结构的制作方法技术

一种铜互连结构的制作方法，包括：提供基底；在所述基底上形成介质层；在所述介质层上形成掩膜层，所述掩膜层内具有贯穿厚度的开口；沿所述开口刻蚀所述介质层，在所述介质层内形成通孔，所述通孔的底部露出基底；采用铜自流工艺在所述通孔内填充满铜层，所述铜层高于所述掩膜层；去除高于所述掩膜层的铜层，形成铜插塞。采用本发明专利技术的方法形成的铜插塞性能有所提高，且成本有所降低。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及一种铜互连结构的制作方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CriticalDimension，CD)越小。相应的，半导体芯片中的互连结构尺寸也不断减小。随着特征尺寸的逐渐减小，金属互连结构的RC延迟对器件运行速度的影响越来越明显，如何减小RC延迟是本领域技术人员研究的热点问题之一。对此，现在技术已经采用的一种方法是将铝金属层替换为铜金属层，降低金属层串联电阻。现有技术中的一种铜互连结构的制作方法包括：参考图1，提供基底100，所述基底100中形成有半导体元件(图未示)。在基底100上形成介质层101，在所述介质层101上形成图形化的掩膜层102，所述图形化的掩膜层102定义介质层101内通孔的位置与大小。接着，以图形化的掩膜层102为掩膜刻蚀介质层101，在介质层101内形成通孔103，通孔103的底部露出基底100中的半导体元件。结合参考图2和图3，采用化学气相沉积的方法在所述通孔103内填充铜层104，铜层104高于掩膜层102。参考图4，采用化学机械研磨的方法将高于掩膜层102的铜层104去除，形成与基底上的半导体元件相连的铜插塞106。采用现有技术的方法形成的铜插塞的成本高，形成的铜插塞的性能较差。
技术实现思路
本专利技术解决的问题是采用现有技术的方法形成的铜插塞的成本高，形成的铜插塞的性能较差。为解决上述问题，本专利技术提供一种互连结构的制作方法，包括：提供基底；在所述基底上形成介质层；在所述介质层上形成掩膜层，所述掩膜层内具有贯穿自身厚度的开口；沿所述开口刻蚀所述介质层，在所述介质层内形成通孔，所述通孔的底部露出所述基底；采用铜自流工艺在所述通孔内填充满铜层，所述铜层高于所述掩膜层；去除高于所述掩膜层的铜层，形成铜插塞。可选的，所述铜层为纯铜层、铜钒合金层、铜铌合金层、铜钯合金层中的一层或叠层。可选的，所述铜自流工艺的条件包括：所述铜自流工艺的温度范围为30℃～400℃，所述铜自流工艺的真空压力范围为小于等于10-6Torr，所述铜自流工艺的时间为20min～40min。可选的，所述铜层的表面还具有凹槽，所述凹槽的底部高于所述掩膜层，去除高于所述掩膜层的铜层的步骤包括：在所述铜层上形成填充层，所述填充层填充满所述凹槽；采用干法刻蚀的方法去除所述填充层和高于所述掩膜层的铜层，使所述铜层与所述掩膜层表面齐平。可选的，所述铜层的表面还具有凹槽，所述凹槽的底部高于所述掩膜层，去除高于所述掩膜层的铜层的步骤包括：在所述铜层上形成填充层，所述填充层填充满所述凹槽；采用干法刻蚀的方法去除部分厚度铜层及全部填充层，使所述凹槽的高度降低；继续多次依次重复所述填充及所述干法刻蚀的步骤，直到所述凹槽全部去除；所述凹槽被全部去除后，采用干法刻蚀的方法将高于所述掩膜层的剩余铜层去除，使铜层与所述掩膜层表面齐平。可选的，所述填充层材料为聚合物和氧化物。可选的，形成所述聚合物为含氟聚合物。可选的，形成所述填充层材料为聚合物时，形成所述填充层的方法为沉积。可选的，形成所述填充层材料为氧化物时，形成所述填充层的方法为旋涂。可选的，所述干法刻蚀的具体工艺条件包括：干法刻蚀压力为5～100mTorr；干法刻蚀功率为100～1000W；干法刻蚀的偏置电压为0～500V；干法刻蚀的温度为-100～50℃；干法刻蚀气体包括H2和Ar，所述H2的流量为10～500sccm；所述Ar的流量为100～1000sccm。与现有技术相比，本专利技术的技术方案具有以下优点：其中，采用铜自流工艺在通孔内填充铜层的过程中，反应气体分子之间的化学键不会被破坏掉，可以减小反应气体微观表面积，减小反应气体的微观表面自由能，从而减小反应气体的自主扩散。此时，反应气体分子会缓慢流入通孔中，并在通孔中累积形成铜层。因此，采用铜自流工艺使得通孔底部累积铜层的速度明显大于在掩膜层上累积铜层的速度，通孔底部累积的铜层的厚度明显大于在掩膜层上累积铜层的厚度。这样，采用铜自流的方法填充满通孔后，高于掩膜层的铜层厚度大大减小。节省了铜材料的成本，而且还大大节省了后续去除高于掩膜层的铜层的工艺成本。另外，采用铜自流工艺形成的铜层的表面即使有凹槽，该凹槽的深度相对于现有技术会小很多，形貌规则很多。去除高于所述掩膜层的铜层形成铜插塞后，可以提高铜插塞表面的平整度，进而提高铜插塞的电迁移性能。附图说明图1～图4是现有技术中的铜互连结构的制作方法中各制作步骤的剖面结构示意图；图5～图10是本专利技术具体实施例中的铜互连结构的制作方法中各制作步骤的剖面结构示意图。具体实施方式经过发现和分析，采用现有技术的方法形成的铜插塞的性能不佳，而且制作铜插塞的成本高的原因如下：结合参考图2，现有技术是采用化学气相沉积的方法在通孔103内填充铜层104(参考图3)的。通孔103的深宽比较大，采用化学气相沉积的方法在通孔103内填充部分厚度的铜层104a过程中，通孔103底部沉积铜层104a的速度与在掩膜层102上沉积铜层104a的速度相同。因此，铜层还没有在通孔103内填充满时，通孔103底部沉积铜层104a的厚度y1与在掩膜层102上沉积铜层104a的厚度x1相同。这样，由于通孔103的深度较大，当铜层104填充满通孔103时，高于掩膜层102的铜层104的高度也会很大，为1000埃～1500埃。因此，后续去除高于掩膜层的铜层104的成本高。另外，参考图3，采用化学气相沉积法填充通孔103的过程中，正是因为通孔103底部沉积铜层的速度与在掩膜层102上沉积铜层的速度相同，填充满通孔103后的铜层104的表面非常不平整，而且在铜层104的表面还会形成一个很大的凹陷105，该凹陷105处与所述通孔103的位置相对应，且形貌非常不规则。参考图4，现有技术中，会采用化学机械研磨的方法将高于掩膜层的铜层104进行去除，形成铜插塞106。由于凹陷105的存在，多余的化学机械研磨液会流入凹陷105处，从而使得凹陷105处与其他铜层表面的研磨速度不相同。再加上，化学机械研磨的方法去除高于掩膜层102的铜层104的精度不高，会有100埃～200埃的本文档来自技高网...

【技术保护点】
一种铜互连结构的制作方法，其特征在于，包括：提供基底；在所述基底上形成介质层；在所述介质层上形成掩膜层，所述掩膜层内具有贯穿自身厚度的开口；沿所述开口刻蚀所述介质层，在所述介质层内形成通孔，所述通孔的底部露出所述基底；采用铜自流工艺在所述通孔内填充满铜层，所述铜层高于所述掩膜层；去除高于所述掩膜层的铜层，形成铜插塞。

【技术特征摘要】
1.一种铜互连结构的制作方法，其特征在于，包括：
提供基底；
在所述基底上形成介质层；
在所述介质层上形成掩膜层，所述掩膜层内具有贯穿自身厚度的开口；
沿所述开口刻蚀所述介质层，在所述介质层内形成通孔，所述通孔的底部
露出所述基底；
采用铜自流工艺在所述通孔内填充满铜层，所述铜层高于所述掩膜层；
去除高于所述掩膜层的铜层，形成铜插塞。
2.如权利要求1所述的制作方法，其特征在于，所述铜层为纯铜层、铜钒合
金层、铜铌合金层、铜钯合金层中的一层或叠层。
3.如权利要求1所述的制作方法，其特征在于，所述铜自流工艺的条件包括：
所述铜自流工艺的温度范围为30℃～400℃，所述铜自流工艺的真空压力范
围为小于等于10-6Torr，所述铜自流工艺的时间为20min～40min。
4.如权利要求1所述的制作方法，其特征在于，所述铜层的表面还具有凹槽，
所述凹槽的底部高于所述掩膜层，去除高于所述掩膜层的铜层的步骤包括：
在所述铜层上形成填充层，所述填充层填充满所述凹槽；
采用干法刻蚀的方法去除所述填充层和高于所述掩膜层的铜层，使所述铜
层与所述掩膜层表面齐平。
5.如权利要求1所述的制作方法，其特征在于，所述铜层的表面还具有凹槽，
所述凹槽的底部高于所述掩膜层，去除高...

【专利技术属性】
技术研发人员：张海洋，胡敏达，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31