互补金属氧化物半导体装置及制造方法制造方法及图纸

一种互补金属氧化物半导体(CMOS)装置，包括：P型晶体管与N型晶体管，该P型晶体管与N型半导体分别包括源极、漏极及设置于源、漏极之间的半导体层；至少一用于控制该P型晶体管与N型晶体管的栅极。该P型晶体管的半导体层包括具有第一离子掺杂浓度的第一倾角部与具有第二离子掺杂浓度的第一平坦部；该N型晶体管的导体层包括具有第三离子掺杂浓度的第二倾角部、第四离子掺杂浓度的第二平坦部及位于第二倾角部与第二平坦部之间具有第五离子掺杂浓度的第三平坦部；且第一、第二、第四、第三、第五离子掺杂浓度依次增大。

【技术实现步骤摘要】

本专利技术涉及一种互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor,CMOS)装置及一种CMOS装置的制造方法，特别是减少漏电流及改善驼峰现象(Hupnomenon)的CMOS装置及制造方法。
技术介绍
CMOS广泛应用于集成电路行业。CMOS装置具有高抗干扰性及低功耗。但由于驼峰现象，为控制CMOS装置栅极电压(Vg)的阈值电压(Vth)，而使半导体层的倾角区域与平坦区域的掺杂离子浓度不同。该半导体层可以是CMOS装置的多晶硅(poly-Si)层。该CMOS装置多晶硅层不同区域的阈值电压不同引起CMOS装置有较高的漏电流从而降低CMOS装置的质量。当CMOS装置越来越小时漏电流问题越严重。为克服驼峰现象引起的高漏电流问题，在NMOS多晶硅层的倾斜区域需要增加离子掺杂浓度，而在PMOS多晶硅层的倾斜区域的离子掺杂浓度保持不变。为达到此效果需要在CMOS装置的制程中增加一道额外的光罩，而增加的CMOS装置的制造成本。
技术实现思路
有鉴于此，有必要提供一种可提升削角幅度的显示驱动芯片及显示设备。一种互补金属氧化物半导体(CMOS)装置，包括：一P型金属氧化物半导体晶体管，包括：第一源极、第一漏极、及设置于第一源极与第一漏极之间的第一半导体层；一N型金属氧化物半导体晶体管，包括：第二源极、第二漏极、及设置于第二源极与第二漏极之间的第二半导体层；至少一用于控制该P型金属氧化物半导体晶体管与N型金属氧化物半导体晶体管的栅极；其中，第一半导体层包括具有第一离子掺杂浓度的第一倾角部与具有第二离子掺杂浓度的第一平坦部；第二半导体层包括具有第三离子掺杂浓度的第二倾角部、第四离子掺杂浓度的第二平坦部及位于第二倾角部与第二平坦部之间具有第五离子掺杂浓度的第三平坦部；且第一离子掺杂浓度小于第二离子掺杂浓度，第二离子掺杂浓度小于第四离子掺杂浓度，第四离子掺杂浓度小于第三离子掺杂浓度，第三离子掺杂浓度小于第五离子掺杂浓度。一种互补金属氧化物半导体(PMOS)的制造方法，包括：提供一基板，并于基板上形成半导体层，及在半导体层上形成光阻层；通过一半透光罩照射该光阻层，显影该照射后之光阻层得到第一光阻与第二光阻，且该第二光阻的高度小于该第一光阻的高度；第一离子植入制程，向该半导体层植入第一离子；灰化第一、第二光阻消除第一光阻以暴露出该半导体层的第一区域及部份第二光阻以暴露出该半导体层的第二区域；第二离子植入制程，向该半导体层植入第二离子；移除剩余第二光阻层暴露出半导体层的被第二区域围绕之第三区域；通过光刻在半导体层上形成第三光阻与第四光阻，其中该第三光阻在该第三区域的中间部，该第四光阻位于该第二区域与及围绕该第二区域的第四区域；蚀刻该半导体层以移除未被该第三、第四光阻覆盖之半导体层；移除第三、第四光阻；第三离子植入制程形成第一半导体层及与该第一半导体层分离的第二半导体层；在第一半导体层两侧形成第一源极与第一漏极以形成P型金属氧化物半导体晶体管；及在第二半导体层两侧形成第二源极与第二漏极以形成N型金属氧化物半导体晶体管；及在该第一、第二半导体层上形成至少一用于控制该P型金属氧化物半导体晶体管与N型金属氧化物半导体晶体管之栅极。相较于现有技术，因为第一、第二、第四、第三、第五离子掺杂浓度依次增大，本专利技术的互补金属氧化物半导体(CMOS)的P型金属氧化物晶体管单元与N型金属氧化物晶体管单元的驼峰现象可以消除。该N型金属氧化物晶体管单元的半导体层倾角区域的阈值电压增加且该P型金属氧化物晶体管单元的半导体层倾角区域的阈值电压不减小的情况下有效减少漏电流。附图说明图1是本专利技术的CMOS装置一实施方式平面结构示意图。图2是图1的CMOS装置沿线II-II的剖视图。图3是图2中部份III的放大示意图。图4是本专利技术CMOS装置另一实施方式的剖视图。图5是本专利技术CMOS装置制造方法一实施方式流程示意图。图6是图5所示的制造方法中光刻制程的剖面示意图。图7是图6所示的光刻制程得到的结构剖面示意图。图8是图5所示的制造方法中第一离子植入制程的剖面示意图。图9是图5所示的制造方法中灰化制程剖面示意图。图10是图5所示的制造方法中第二离子植入制程的剖面示意图。图11是图5所示的制造方法中光阻移除制程的剖面示意图。图12是图5所示的制造方法中多晶硅层光刻制程的剖面示意图。图13是图5所示的制造方法中多晶硅层干蚀刻制程的剖面示意图。图14是图5所示的制造方法中第三离子植入制程剖面示意图。主要元件符号说明互补金属氧化物半导体(CMOS)装置10基板20P型金属氧化物晶体管单元100N型金属氧化物晶体管单元200源极102、202漏极104、204半导体层106、206栅极108、109、110栅极绝缘层112区域114、116、118、120、122制造方法300多晶硅层22光阻层23半透光罩24不透明区域241半透明区域242第一透明区域243第二透明区域244第三透明区域245第一光阻25第二光阻26第三光阻31第四光阻32如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式请参阅图1，互补金属氧化物半导体(CMOS)装置10包括基板20、P型金属氧化物(P-ChannelMetalOxideSemiconductor,PMOS)晶体管单元100与N型金属氧化物(N-ChannelMetalOxideSemiconductor,NMOS)晶体管单元200。该PMOS晶体管单元100与该NMOS晶体管单元200形成于该基板20上。在本实施方式中，该基板20可以是玻璃基板。该PMOS晶体管单元100包括源极102、漏极104、位于源极102与漏极104之间的半导体层106与门极108。该半导体层106可由多晶硅(poly-Si)植入硼离子形成。该NMOS晶体管单元200包括源极202、漏极204、位于源极202与漏极204之间的半导体层206与门极108。该半导体层206可由多晶硅植入硼离子形成。在本实施方式中，该栅极108为条状形成于源极102、202与漏极104、204之间且垂直于半导体层106、206。通过对该栅极108施加偏置电压控制该PMOS与NMOS晶体管单元100、200。请参阅图2，该CMOS装置10进一步包括形成于基板20上的栅极绝缘层112，该栅极绝缘层112覆盖该半导体层106、206以使该半导体层112与栅极108相互绝缘。请求一并参阅图3，在本实施方式中，该半导体层106、206可分为五个区域114、116、118、120与122，其中该半导体层106包括区域114与区域116，该半导体层206包括区域118、区域120与区域122。该区域114为该半导体层106的倾角区域。该区域116为该半导体层106的平坦区域。在本实施例中，该区域116与该区域114相连，且该区域114位于该区域116的边缘。该区域118为该半导体层206的倾角区域。该区域120为该半导体层206平坦区域的周边部。该区域122为该半导体层层206平坦区域的主体部。该些区域114、116、118、120与122的离子掺杂浓度不同。该区域120位于该区域118与该区域122之间，且连通该二区域118与122。在本文档来自技高网...

【技术保护点】
一种互补金属氧化物半导体(CMOS)装置，包括：一P型金属氧化物半导体晶体管，包括：第一源极、第一漏极、及设置于第一源极与第一漏极之间的第一半导体层；一N型金属氧化物半导体晶体管，包括：第二源极、第二漏极、及设置于第二源极与第二漏极之间的第二半导体层；至少一用于控制该P型金属氧化物半导体晶体管与N型金属氧化物半导体晶体管的栅极；其特征在于，第一半导体层包括具有第一离子掺杂浓度的第一倾角部与具有第二离子掺杂浓度的第一平坦部；第二半导体层包括具有第三离子掺杂浓度的第二倾角部、第四离子掺杂浓度的第二平坦部及位于第二倾角部与第二平坦部之间具有第五离子掺杂浓度的第三平坦部；且第一离子掺杂浓度小于第二离子掺杂浓度，第二离子掺杂浓度小于第四离子掺杂浓度，第四离子掺杂浓度小于第三离子掺杂浓度，第三离子掺杂浓度小于第五离子掺杂浓度。

【技术特征摘要】
1.一种互补金属氧化物半导体(CMOS)装置，包括：一P型金属氧化物半导体晶体管，包括：第一源极、第一漏极、及设置于第一源极与第一漏极之间的第一半导体层；一N型金属氧化物半导体晶体管，包括：第二源极、第二漏极、及设置于第二源极与第二漏极之间的第二半导体层；至少一用于控制该P型金属氧化物半导体晶体管与N型金属氧化物半导体晶体管的栅极；其特征在于，第一半导体层包括具有第一离子掺杂浓度的第一倾角部与具有第二离子掺杂浓度的第一平坦部；第二半导体层包括具有第三离子掺杂浓度的第二倾角部、第四离子掺杂浓度的第二平坦部及位于第二倾角部与第二平坦部之间具有第五离子掺杂浓度的第三平坦部；且第一离子掺杂浓度小于第二离子掺杂浓度，第二离子掺杂浓度小于第四离子掺杂浓度，第四离子掺杂浓度小于第三离子掺杂浓度，第三离子掺杂浓度小于第五离子掺杂浓度。2.如权利要求1所述的互补金属氧化物半导体(CMOS)装置，其特征在于，该至少一栅极位于该第一、第二源极与第一、第二漏极之间，且沿与该第一、第二半导体层垂直延伸。3.如权利要求2所述的互补金属氧化物半导体(CMOS)装置，其特征在于，该至少一栅极仅为单栅极，该单栅极为沿第一、第二半导体层延伸的条状。4.如权利要求3所述的互补金属氧化物半导体(CMOS)装置，其特征在于，该第一、第二半导体层由多晶硅掺杂硼离子制成。5.如权利要求4所述的互补金属氧化物半导体(CMOS)装置，其特征在于，该互补金属氧化物半导体进一步包括设置于第一、第二半导体层与该单栅极之间的栅极绝缘层。6.如权利要求2所述的互补金属氧化物半导体(CMOS)装置，其特征在于，该至少一栅极包括二栅极，一栅极用于控制P型金属氧化物半导体晶体管，另一栅极用于控制N型金属氧化物半导体晶体管。...

【专利技术属性】
技术研发人员：安生健二，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：广东;44