具有可选滞后和速度的输入缓冲器制造技术

本公开涉及具有可选滞后和速度的输入缓冲器。缓冲器在输出节点处作为输入信号的函数提供信号。第一和第二缓冲级具有用于确立输出信号的相应电流传导路径。使能元件响应于在第一和第二缓冲级都同时使能的状态下使能信号的确立，选择性地使能第二缓冲级。第一缓冲级具有来自输出节点的滞后反馈路径，其用于在缓冲响应中提供滞后。与只有第一缓冲级使能时相比，当第一和第二缓冲级都使能时，滞后较小。当使能时，第二缓冲级对输入信号的响应快于第一缓冲级。

【技术实现步骤摘要】

本专利技术涉及集成电路，尤其涉及具有可选滞后及速度的输入缓冲器。
技术介绍
输入缓冲器用于集成电路(IC)中以提供输入信号的外部源与内部模块之间的接口。输入信号的源可以连接到输入焊盘(pad)或输入/输出(I/O)焊盘。在缓冲器连接到I/O焊盘的情况下，一般期望在I/O焊盘用作输入时使能缓冲器，而在焊盘用作输出时禁用缓冲器。来自外部源的输入信号时常遭受噪声，尤其是外部源与输入焊盘之间的连接中所引起的干扰所导致的噪声。通常，输入缓冲器设计为具有展现滞后的传输特性。输入缓存器的传输特性的滞后使得缓冲器的输出信号中的变化取决于输入信号的过去值的历史记录。因此，如果输入信号的第一变化最初产生输出信号的确立(assertion)，为了取消(deassert)输出信号，输入信号的第二和相反的变化将必须具有较大的幅度。与输入信号相比，滞后具有过滤小振幅的噪声的效果。赋予滞后的传输特性往往与赋予快速操作速度的特性冲突。另外，在较低速的缓冲器中期望较高的滞后。对于给定的输入焊盘或I/O焊盘，可以期望由控制信号选择传输特性具有较高滞后和较低速度，或者较高速度和较低滞后。能够通过提供两个输入缓冲器来实现对传输特性的选择，可以由控制信号使能一个并禁用另一个来交替地选择这两个输入缓冲器。然而，这种方法趋向消耗面积并增加成本。具有以下输入缓冲器将是有利的：输入缓冲器具有可以由控制信号选择的替代滞后和操作速度特性。附图说明参考附图所示的其实施例的以下描述，可以最好地理解本专利技术及其目的和优点。为简明和清晰起见示出了附图中的元件，而不必按比例绘制。图1为常规输入/输出(I/O)缓冲模块的示意框图，缓冲模块具有可以由控制信号使能一个并禁用另一个来交替地选择的两个输入缓冲器；图2为根据本专利技术实施例的缓冲器的示意电路图；图3为在图2的缓冲器的操作中出现的输出信号对于对应的输入信号的图；以及图4为在图2的缓冲器的操作中出现的信号对于时间的图。具体实施方式图1示出了具有两个输入缓冲器102、104的常规输入/输出(I/O)缓冲模块100，输入缓冲器102、104具有不同的关于相应速度和滞后的传输特性。输入缓冲器102、104的输入连接到输入/输出(I/O)焊盘106以从外部源(未示出)接收输入信号。可以由输入路径输入缓冲器使能信号IPP_IBE来使能输入缓冲器102、104，以将输入信号传输到IC中。由相应开关110和112将输入缓冲器102、104的输出连接到节点108。通过互补控制信号IPP_HSin和IPP_HSinb闭合开关110和112中的一个并打开另一个，由此输入缓冲器102、104中的一个或另一个的输出信号OUT可以被交替地选择并传递给节点108。该配置提供了较高滞后和较低速度，或较高速度和较低滞后的传输特性的选择。然而，该配置具有两个完整的输入缓冲器，这浪费IC的面积并增加其成本。图2示出了根据本专利技术实施例的缓冲器200。缓冲器200在第一节点202(可以是I/O焊盘106)处从外部源(未示出)接收第一信号IN，并在节点204处提供作为第一信号IN的函数的第二信号V204。缓冲器200包括第一和第二缓冲级206、208，具有用于在第二节点处作为第一信号IN的函数确立第二信号V204的相应电流传导路径。反相器210连接到第二节点204以在缓冲器输出节点212处提供作为第二信号V204的函数的缓冲输出信号OUT。缓冲器200还包括第一使能元件M9、M12，用于在第一及第二缓冲级都同时使能的状态下响应于第一使能信号IPP_HSin、IPP_HSinb的确立而选择性地使能第二缓冲级208。第一缓冲级206具有来自第二节点204的至少一个滞后反馈路径M7、M8，用于响应于第二信号V204对第一信号IN提供滞后。与第一缓冲级206使能以及第二缓冲级208禁用时相比，当第一和第二缓冲级206、208都使能时，缓冲器200呈现较小的滞后。当使能时，第二缓冲级208对第一信号IN的响应快于第一缓冲级206的响应。在缓冲器200中，第一节点202连接到I/O焊盘，并且缓冲器200具有第二使能元件M1、M6，用于响应于第二使能信号IPP_IBE、IPP_IBEb的确立，选择性地使能第一及第二缓冲级206和208。第二使能信号IPP_IBE、IPP_IBEb为输入路径输入缓冲器使能信号，当I/O焊盘用于输入时使能缓冲器200，以及当I/O焊盘用于输出时禁用缓冲器200。第一及第二缓冲级206、208可以包括第一及第二互补导电类型(n-型和p-型)的晶体管M2至M5，和M10和M11的对。每个导电类型的第二缓冲级208的晶体管M10和M11优选大于同一导电类型的第一缓冲级206的晶体管元件M2至M5，使得当使能时，第二缓冲级208的响应快于第一缓冲级206的响应。在缓冲器200的一个实施例中，用互补金属氧化物半导体(CMOS)技术实现晶体管及使能元件M1至M12(以及反相器210)，以及MOSFET的相对大小如下：M1＝M6＝M9＝M12M10＝3＊M2＝3＊M3M11＝3＊M4＝3＊M5CMOS技术使用p-型和n-型金属氧化物半导体场效应晶体管(MOSFET)的互补和对称对。将理解MOSFET的栅极可以具有其它材料(例如多晶硅)而不是金属，并且MOSFET的栅极绝缘体可以具有其它材料，例如氮化物或高k绝缘体，而不是氧化物或还有氧化物。通过重新使用而非复制滞后反馈路径M7、M8和反相器210，通过利用第二缓冲级208的较简单结构和使能信号IPP_HSin、IPP_HSinb的状态，缓冲器200提供较高滞后和较低速度，或较高速度和较低滞后的传输特性的选择。使能元件M9、M12和M1、M6可以包括由使能信号IPP_HSin、IPP_HSinb和IPP_IBE、IPP_IBEb控制并且与第一和第二缓冲级206和208的电流传导路径串联连接的开关。用于选择性地使能第二缓冲级208的使能元件M9、M12可以串联连接在第二缓冲级208的电流传导路径和第二使能元件M1、M6之间。第一及第二缓冲级206和208可以分别包括第一及第二逻辑反相器M2至M5，以及M10和M11，以及处于不同电压VDD和VSS的电源轨214、216。在一个实施例中，电源轨216为处于电压VSS＝0V的地轨。反相器中的每一个可以具有串联连接在第二节点204和相应电源轨214、216之间的电流传导路径中的第一及第二互补桥臂(leg)M2、M3和M4、M5，以及M10和M11。反相器中的每一个具有串联连接的第一和第二互补导电类型的晶体管对，以分别在第一及第二桥臂中传导电流，晶体管的互补对受控于第一信号。第一反相器可以具有至少两个晶体管互补对M2、M5和M3、M4，被连接以串联传导第一反相器的桥臂中的电流。第一(M2、M3)及第二(M4、M5)导电类型的晶体管分别在第一和第二反馈节点220、222处在第一及第二桥臂中串联连接在一起。滞后反馈路径包括第一和第二偏置元件M7、M8，用于作为第二信号V204的互补函数分别偏置第一及第二反馈节点220、222。因此，当确立第二信号V204时，激活第一和第二偏置元件M7和M8中的一个，本文档来自技高网...

【技术保护点】
一种用于作为来自外部源在第一节点处的第一信号的函数提供缓冲输出信号的缓冲器，所述缓冲器包括：第一缓冲级和第二缓冲级，具有用于在第二节点处作为所述第一信号的函数确立第二信号的相应电流传导路径；以及第一使能元件，用于响应于在所述第一缓冲级和所述第二缓冲级都同时使能的状态下第一使能信号的确立，选择性地使能所述第二缓冲级；其中所述第一缓冲级具有来自所述第二节点的至少一个滞后反馈路径，用于响应于所述第二信号给所述第一信号提供滞后；以及其中与所述第一缓冲级使能并且所述第二缓冲级禁用时相比，当所述第一缓冲级和所述第二缓冲级都使能时所述缓存器呈现较小的滞后。

【技术特征摘要】
1.一种用于作为来自外部源在第一节点处的第一信号的函数提供缓冲输出信号的缓冲器，所述缓冲器包括：第一缓冲级和第二缓冲级，具有用于在第二节点处作为所述第一信号的函数确立第二信号的相应电流传导路径；以及第一使能元件，用于响应于在所述第一缓冲级和所述第二缓冲级都同时使能的状态下第一使能信号的确立，选择性地使能所述第二缓冲级；其中所述第一缓冲级具有来自所述第二节点的至少一个滞后反馈路径，用于响应于所述第二信号给所述第一信号提供滞后；以及其中与所述第一缓冲级使能并且所述第二缓冲级禁用时相比，当所述第一缓冲级和所述第二缓冲级都使能时所述缓存器呈现较小的滞后。2.根据权利要求1所述的缓冲器，其中所述第一节点连接到输入/输出I/O焊盘，以及所述缓冲器具有第二使能元件，用于响应于第二使能信号的确立选择性地使能所述第一缓冲级和所述第二缓冲级。3.根据权利要求2所述的缓冲器，其中所述第一使能元件和所述第二使能元件包括由所述第一使能信号和所述第二使能信号控制并且与所述第一缓冲级和所述第二缓冲级的电流传导路径串联连接的开关，以及其中所述第一使能元件串联连接在所述第二缓冲级的电流传导路径和所述第二使能元件之间。4.根据权利要求1所述的缓冲器，其中：所述第一缓冲级和所述第二缓冲级分别包括第一逻辑反相器和第二逻辑反相器，和处于不同电压的电源轨，反相器中的每一个具有串联连接在所述第二节点和相应的电源轨之间的电流传导路径中的第一互补桥臂和第二互补桥臂；反相器中的每一个具有串联连接的第一和第二互补导电类型的晶体管对，以分别在第一桥臂和第二桥臂中传导电流，互补晶体管对由所述第一信号控制。5.根据权利要求4所述的缓冲器，其中：第一反相器具有至少两个互补晶体管对，被连接以串联传导所述第一反相器的桥臂中的电流，第一和第二导电类型的晶体管分别在所述第一桥臂和所述第二桥臂中在第一反馈节点和第二反馈节点处串联连接在一起，以及所述滞后反馈...

【专利技术属性】
技术研发人员：赵毅，张冬苓，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US