电子系统及其相关时钟管理方法技术方案

本发明专利技术揭露一种电子系统及其相关时钟管理方法。其中该电子系统包含：多个功能模块以及时钟管理模块。其中，该多个功能模块的每一个根据多个时钟信号中的一个时钟信号运作；并且根据该多个功能模块的多个性能要求生成该多个时钟信号。本发明专利技术提供的电子系统及其相关时钟管理方法可降低电量消耗。

【技术实现步骤摘要】

本专利技术涉及一种电子系统以及相关时钟管理方法。特别地，本专利技术涉及一种能够根据多个功能模块(functionmodule)的性能要求(performancerequirement)调整该多个功能模块时钟信号的电子系统及其相关时钟管理方法。
技术介绍
现今，互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)技术构成了电子产品(例如，智能手机与平板电脑)中现代计算系统的基础。由于智能手机与平板电脑的高电量消耗，现代CMOS技术一般使用主动门控时钟(aggressiveclockgating)以保持使用电量。通常，根据计算系统所需标准的最高性能来设计时钟频率。然而，当计算系统的某些元件处于空闲状态时，根据最高性能设计的时钟频率将是极大的浪费。因此，如何平衡电子产品计算系统的性能与电量消耗变成一个亟待解决的问题。
技术实现思路
有鉴于此，本专利技术揭露一种电子系统及其相关时钟管理方法。根据本专利技术一个实施例，本专利技术提供一种电子系统，包含：多个功能模块，该多个功能模块的每一个根据多个时钟信号中的一个时钟信号运作；以及时钟管理模块，用于根据该多个功能模块的多个性能要求生成该多个时钟信号。根据本专利技术另一实施例，本专利技术提供一种时钟管理方法，用于电子系统，该时钟管理方法包含：确定多个功能模块的多个性能要求；以及根据该多个性能要求调整该多个功能模块的多个时钟信号。本专利技术提供的电子系统及其相关时钟管理方法可降低电量消耗。附图说明图1是根据本专利技术实施例描述的电子系统的示意图；图2是根据本专利技术实施例描述的电子系统的相关信号示意图；图3是根据本专利技术实施例描述的电子系统的相关信号示意图；图4是根据本专利技术实施例描述的电子系统的相关信号示意图；图5是根据本专利技术实施例描述的电子系统的相关信号示意图；图6是图1所示性能确定单元的示意图；图7是图1所示性能确定单元的示意图；图8是图1所示性能确定单元的示意图；图9是图1所示性能确定单元的示意图；图10是性能确定单元的示意图；图11是根据本专利技术实施例描述的时钟管理方法流程图。具体实施方式在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属
的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。接下来的描述是实现本专利技术的最佳实施例，其是为了描述本专利技术原理的目的，并非对本专利技术的限制。可以理解地是，本专利技术实施例可由软件、硬件、固件或其任意组合来实现。请参考图1，图1是根据本专利技术实施例描述的电子系统10的示意图。电子系统10可为电子产品，例如，智能手机、笔记本电脑、平板电脑或智能电视等，本专利技术并不局限于此。如图1所示，电子系统10包含功能模块IP1-IP3以及时钟管理模块100。功能模块IP1-IP3可为用于提供独立功能的知识产权模块。例如，功能模块IP1-IP3可为通用串行总线接口模块、无线网络接口模块或输入/输出控制模块，本专利技术并不局限于此。值得注意的是，电子系统10中功能模块的数量可根据不同应用以及设计需要而有所不同。功能模块IP1-IP3分别根据时钟信号CLK1-CLK3执行操作，以提供独立功能，其中每个功能模块IP1-IP3的性能P1-P3分别与时钟信号CLK1-CLK3的频率FCLK1-FCLK3正相关。在一个示例中，可将性能P1-P3视为功能模块IP1-IP3输入与输出数据的总和(例如，带宽或吞吐量)，本专利技术并不局限于此。在本示例中，时钟管理模块100确定功能模块IP1-IP3的性能P1-P3要求，并且相应地调整时钟信号CLK1-CLK3的频率FCLK1-FCLK3，以降低电子系统的电量消耗。具体地，时钟管理模块100包含时钟生成单元102、性能确定单元104、时钟遮蔽单元(clockmaskunit)106以及时钟管理单元108。时钟生成单元102是频率合成电路(例如，锁相环电路)，并且可使用时钟生成单元102生成发给时钟管理单元108的源时钟信号SCLK。性能确定单元104根据性能信息信号PI1-PI3确定功能模块IP1-IP3的性能P1-P3要求，并且相应确定生成时钟信号CLK1-CLK3的遮蔽率MR1-MR3，其中该性能信息信号PI1-PI3是由功能模块IP1-IP3生成，并且遮蔽率MR1-MR3可分别与性能P1-P3反相关。根据性能确定单元104的遮蔽率信号MRS指示的遮蔽率MR1-MR3，时钟遮蔽单元106生成遮蔽信号MAS，以指示时钟管理单元108调整时钟信号CLK1-CLK3。例如，时钟管理单元108可分别根据遮蔽率MR1-MR3遮蔽时钟信号CLK1-CLK3的某些时钟脉冲。也就是说，可分别根据功能模块IP1-IP3的性能P1-P3要求调整时钟信号CLK1-CLK3的频率FCLK1-FCLK3。请参考图2，图2是根据本专利技术实施例描述的电子系统10的相关信号示意图。在图2中，功能模块IP1工作在全激活状态，并且性能P1变为P1MAX。根据性能信息信号PI1，由于功能模块IP1需要全速运行，所以性能确定单元104确定遮蔽率MR1为0。根据遮蔽率信号MRS，时钟遮蔽单元106生成遮蔽信号MAS以指示时钟管理单元108不调整时钟信号CLK1。如图2所示，时钟信号CLK1不发生改变。在一个示例中，时钟信号CLK1是源时钟信号SCLK。即，时钟管理单元108根据遮蔽率MR1-MR3遮蔽源时钟信号SCLK中的时钟脉冲，以生成时钟信号CLK1-CLK3。在另一示例中，时钟管理单元108使用源时钟信号SCLK生成时钟信号CLK1-CLK3，并且根据遮蔽率MR1-MR3调整时钟信号CLK1-CLK3。请参考图3，图3是根据本专利技术实施例描述的电子系统10的相关信号示意图。在图3中，功能模块IP1进入部分激活状态，并且功能模块IP1的性能P1变为0.8P1MAX。例如，当功能模块IP1工作在全激活状态时，功能模块IP1提供多个功能。根据不同操作条件，可禁能功能模块IP1提供的部分功能，并且功能模块IP1的性能将下降。既然功能模块IP1的性能下降20％，因此如果时钟信号CLK1的频率FCLK1保持不变，则将浪费功能模块IP1的电量消耗。因此，性能确定单元104根据性能信息信号PI1确定遮蔽率MR1变为20％。时钟遮蔽单元106生成遮蔽信号MAS以指示时钟管理单元108将时钟信号CLK1中的时钟脉冲数量减少20％。如图3所示，遮蔽时钟信号CLK1中10个连续时钟脉冲中的第二个时钟脉冲与第八个时钟脉冲。因此，频率FCLK1随着功能模块IP1的性能P1下降而降低。电子系统10的电量消耗也随着功能模块IP1的性能下降而降低。值得注意的是，时钟遮蔽单元106随机选择图3中待遮蔽的时钟脉冲。只要时本文档来自技高网...

【技术保护点】
一种电子系统，包含：多个功能模块，该多个功能模块的每一个根据多个时钟信号中的一个时钟信号运作；以及时钟管理模块，用于根据该多个功能模块的多个性能要求生成该多个时钟信号。

【技术特征摘要】
2015.09.04 US 14/846,560;2015.12.18 US 14/973,7481.一种电子系统，包含：多个功能模块，该多个功能模块的每一个根据多个时钟信号中的一个时钟信号运作；以及时钟管理模块，用于根据该多个功能模块的多个性能要求生成该多个时钟信号。2.如权利要求1所述的电子系统，其特征在于，该多个性能要求是该多个功能模块输入与输出的第一数据的第一数据率、该多个功能模块提供的模块状态、该电子系统中存储单元发送或从该存储单元接收的第二数据的第二数据率中的至少一个。3.如权利要求1所述的电子系统，其特征在于，该时钟管理模块包含：时钟生成单元，用于生成源时钟信号；性能确定单元，用于根据该多个功能模块的该多个性能要求确定生成该多个时钟信号的多个遮蔽率；时钟遮蔽单元，用于根据该多个遮蔽率生成遮蔽信号；以及时钟管理单元，用于根据该源时钟信号生成该多个时钟信号，并且根据该遮蔽信号调整该多个时钟信号的频率。4.如权利要求3所述的电子系统，其特征在于，该时钟管理单元通过根据该遮蔽信号遮蔽该多个时钟信号的时钟脉冲，调整该多个时钟信号的该频率。5.如权利要求4所述的电子系统，其特征在于，遮蔽的该时钟脉冲是周期性时钟脉冲。6.如权利要求3所述的电子系统，其特征在于，该多个性能要求是该多个功能模块输出的数据，并且该性能确定单元包含：计数单元，用于计数在固定时间窗口中该多个功能模块输出的该数据的数据量；计算单元，用于计算该数据量与预期数据量之间...

【专利技术属性】
技术研发人员：杨英霆，陈全贤，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71