一种基于恒流充放电实现输入信号满幅的VCO电路制造技术

本发明专利技术公开了一种基于恒流充放电实现输入信号满幅的VCO电路，由偏置电路、参考电压电路、电压比较器电路、充放电控制电路和输出驱动电路共五个子模块组成；所述充放电控制电路、偏置电路、参考电压电路、电压比较器电路和输出驱动电路从左至右依次连接；所述偏置电路主要由电阻分压模式完成，它为其它模块提供偏置电压；电压比较器电路内部由两级放大器级联组成，第一级为差分放大级，第二级为共源放大级；输出驱动电路由CMOS推挽结构组成。本发明专利技术电路输入电压范围能够实现从0V到电源电压的满幅值输入范围，且在输入控制信号为0V时仍有输出信号，实现控制信号无死区。

【技术实现步骤摘要】

本专利技术涉及电路领域，具体涉及一种基于恒流充放电实现输入信号满幅的VCO电路。
技术介绍
压控振荡器(VoltageControlledOscillator)是一种常用且非常重要的单元电路，它可通过控制输入电压来实现调节输出信号频率的目的，常被应用于锁相环等电路设计中。VCO设计的关键是在振荡器的基础上实现输出频率调节。传统的VCO主要有两种结构，一种是通过反相器环形级联电流饥饿型VCO。它主要靠反相器回路形成回路形成振荡信号，再通过控制反相器开关电流实现调节频率。另外一种是差分放大器级联结构的VCO，它主要靠差分放大器回路形成振荡信号，再通过调节差放内部负载管电流来调节输出频率，该电路与第一种电路相比有波形信号好，控制稳定等特点。但上述两种主要电路都存在一个问题，即输入的控制信号范围较小，且不能为0。如输入控制信号低于一定电压值则振荡器会停止工作，无振荡信号输出，即输入控制信号存在死区。此外环形结构如需要得到相对较低的输出频率则需要用到的环级较多，增大芯片面积。
技术实现思路
本专利技术的专利技术目的在于：针对上述存在的问题，为了解决VCO输入信号范围较小，尤其是处于0电压时输出无波形的问题，本专利技术提供了一种基于电容恒流充放电实现的VCO电路。本专利技术采用的技术方案是这样的：一种基于恒流充放电实现输入信号满幅的VCO电路，其中，由偏置电路、参考电压电路、电压比较器电路、充放电控制电路和输出驱动电路共五个子模块组成；所述充放电控制电路、偏置电路、参考电压电路、电压比较器电路和输出驱动电路从左至右依次连接；所述偏置电路主要由电阻分压模式完成，它为其它模块提供偏置电压；电压比较器电路内部由两级放大器级联组成，第一级为差分放大级，第二级为共源放大级；输出驱动电路由CMOS推挽结构组成。进一步，所述充放电控制电路由六个场效应管组成，所述六个场效应管包括三个N型场效应管和三个P型场效应管。进一步，所述参考电压电路由三个场效应管组成，所述三个场效应管包括两个N型场效应管和一个P型场效应管。进一步，所述两个N型场效应管并联，两个N型场效应管与一个P型场效应管串联。综上所述，由于采用了上述技术方案，本专利技术的有益效果是：该电路输入电压范围能够实现从0V到电源电压的满幅值输入范围，且在输入控制信号为0V时仍有输出信号，实现控制信号无死区。信号输出最小频率为315MHz。附图说明下面结合附图和实施例对本专利技术进一步说明。图1是本设计VCO整体电路框图及连接关系；图2是恒流充放电电路；图3是可变输出参考电压电路；图4是充放电电路测试波形；图5是输出频率随控制信号变化波形。具体实施方式现在结合附图对本专利技术作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本专利技术的基本结构，因此其仅显示与本专利技术有关的构成。如图1、2和3所示，一种基于恒流充放电实现输入信号满幅的VCO电路，其中，由偏置电路、参考电压电路、电压比较器电路、充放电控制电路和输出驱动电路共五个子模块组成；所述充放电控制电路、偏置电路、参考电压电路、电压比较器电路和输出驱动电路从左至右依次连接；所述偏置电路主要由电阻分压模式完成，它为其它模块提供偏置电压；电压比较器电路内部由两级放大器级联组成，第一级为差分放大级，第二级为共源放大级；输出驱动电路由CMOS推挽结构组成。进一步，所述充放电控制电路由六个场效应管组成，所述六个场效应管包括三个N型场效应管和三个P型场效应管。进一步，所述参考电压电路由三个场效应管组成，所述三个场效应管包括两个N型场效应管和一个P型场效应管。进一步，所述两个N型场效应管并联，两个N型场效应管与一个P型场效应管串联。具体实施，本专利技术主体架构采用电容恒流充放电回路实现震荡功能，通过控制充放电电流大小来实现调节频率的目的。整体电路共有偏置电路、参考电压电路、电压比较器电路、充放电控制电路和输出驱动电路共5个子模块组成，其中电容充放电电路是核心模块。如图1上电后参考电压会达到1.8V电压，参考电压点输入到电压比较器负端输入端；此时电容极板为0V，电容极板电压输入电压比较器正端输入端。此时电压比较器输出低电平，充放电电路接收到电压比较器的输出低电平信号，对电容进行充电工作。当电容电压上升超过1.8V时，电压比较器输出由低电平转向高电平，充放电电路接收到高电平信号，工作状态由充电转为放电。同时电压比较器输出信号控制参考电压电路输出电压由1.8V点转向1.1V，以便维持电压比较器输出低电平信号，保证充放电电路持续放电工作状态。当电容电压低于1.1V时，电压比较器又输出低电平信号，参考电压电路输出由1.1V转向1.8V，同时充放电电路接收到低电平信号给电容充电。反复循环形成振荡。如图2充放电控制电路所示，在充放电电路中，REF11与REF22作为PM1和NM1的栅电压，同时组成控制管MN1及MP1的栅电压。这两个电压值分别为1.1V和2.2V，由偏置电路提供，以保证充电和放电过程中MP1和MN1的栅压。充放电电路输入端的控制信号CDC信号是由电压比较器传输过来的，它的信号只存在高/低两种。理想情况下的最高值为3.3V，而最低电压则为0V。但实际情况达不到。当输入为低电平时MP0导通且线性区工作MN0截止，则开始充电，MP0设计工作在线性区，导通电阻较小，经过MP0之的电流可以很大，MP1设计为饱和区工作。电流通过MP0到达MP1后，由于受到MP0限制，电流变到所需要的值，MP1和MN1所组成的电路结构相当于构成一个限制电流的“闸门”，同时令MP1及MN1源端电压维持在1.1-1.8V电压(电容正端电压)以保持MP1和MN1饱和工作。当漏端电压为由1.1V向1.8V转变(充电)时，MP0漏端电压约为3.3V，MP1则源漏倒置工作，且工作在饱和状态，此时MN1工作在正常饱和状态，但由于MN1的VGS较小，电流很小，一旦漏端电压上升到超过1.3V后，MN1立刻由饱和转向截止，因此在充电过程中可以看作仅仅由MP1在对电容进行恒流充电，而MN1不工作。同样当放电过程时，可以看作由MN1在对电容进行恒流放电，而MP1不工作。由于充放电电流为恒流，输出的电流使得电容的电压变化变为线性变化，因此电容的计算可由简化为成线性方程而I＝Qt，因此其中V为电容两端电压，t为电容充放电时间，用1/F求得。从波形中可以看出充电时NMOS的电流非常的小，可以忽略不计，所以充电时的确主要依靠PMOS管。而放电时PMOS的电流可以忽略不计，放电时主要依靠NMOS管。考虑到需要在实现电压控制振荡器的同时实现频率的调节，因此在这里，加上了压控的部分，使用一个NMOS管来实现。MN2作为调节占空比的MOS管。其中CT是NM2的栅电压，它主要是控制占空比。压空管主要通过改变电流的大小，从而改变周期，达到调频的目的。此NMOS管和传输门中的NMOS管相当于并联的关系，因此它所通过的电流大小为通过PMOS管和NMOS管之间的差值。充放电控制电路在本设计中还包含了电容。考虑到在工艺中MOS电容的电容值大于双多晶电容，出于减小版图面积考虑，这里用源漏衬短接的MOS代替普通电容。图3为参考电压电路，在该电路中MN2和MP1这2个MOS管仍然是栅漏短接的连接关系，这里都做电阻使用。但MN1在这里根据F本文档来自技高网...

【技术保护点】
一种基于恒流充放电实现输入信号满幅的VCO电路，其特征在于，由偏置电路、参考电压电路、电压比较器电路、充放电控制电路和输出驱动电路共五个子模块组成；所述充放电控制电路、偏置电路、参考电压电路、电压比较器电路和输出驱动电路从左至右依次连接；所述偏置电路主要由电阻分压模式完成，它为其它模块提供偏置电压；电压比较器电路内部由两级放大器级联组成，第一级为差分放大级，第二级为共源放大级；输出驱动电路由CMOS推挽结构组成。

【技术特征摘要】
1.一种基于恒流充放电实现输入信号满幅的VCO电路，其特征在于，由偏置电路、参考电压电路、电压比较器电路、充放电控制电路和输出驱动电路共五个子模块组成；所述充放电控制电路、偏置电路、参考电压电路、电压比较器电路和输出驱动电路从左至右依次连接；所述偏置电路主要由电阻分压模式完成，它为其它模块提供偏置电压；电压比较器电路内部由两级放大器级联组成，第一级为差分放大级，第二级为共源放大级；输出驱动电路由CMOS推挽结构组成。2.根据权利要求1所述的一种基于恒流充放电...

【专利技术属性】
技术研发人员：刘锡锋，蒋晓曼，朱宪，
申请(专利权)人：江苏信息职业技术学院，
类型：发明
国别省市：江苏;32