一种用于氧化层全性能测试的MOS结构的制备方法技术

本发明专利技术提供的一种用于氧化层全性能测试的MOS结构的制备方法，该制备方法包括：提供一硅片衬底；在硅片衬底正面形成钝化层，并将钝化层打开氧化窗口；在氧化窗口的底部形成测试氧化层，测试氧化层的厚度小于钝化层的厚度；在硅片衬底正面形成正面电极；将正面电极进行刻蚀处理直至钝化层，且钝化层的厚度大于所述测试氧化层的厚度；在硅片衬底背面形成背面电极。该制备方法解决了MOS结构刻蚀损伤侧壁的问题，进而使测试氧化层具有可靠性及完整性，使得C‑V测试技术对测试氧化层的可靠性和完整性的监控更加准确。

【技术实现步骤摘要】

本专利技术涉及半导体器件制作工艺
，更具体地说，尤其涉及一种用于氧化层全性能测试的MOS结构的制备方法。
技术介绍
在半导体集成电路、器件的生产和开发研制中，MOS结构的C-V测试是氧化层尤其是栅氧层极为重要的工艺过程监控测试手段，用于氧化层全性能测试(完整性和可靠性测试)，也是器件、电路参数分析和可靠性研究的有效工具。MOSC-V技术包括：MOS结构的高频电容-电压测试、准静态甚低频CL-V测试、瞬态CH-t测试等，可用以测量氧化物中的有效电荷和可动电荷、半导体表面空间电荷区中的少子产生寿命和表面复合速度、陷阱密度等氧化层的电学特性，用于氧化层(栅氧层)、器件和电路的可靠性和稳定性评估。其中，MOS结构为C-V测试技术采用的最重要的一种结构，但MOS结构在图形化制样过程中，受流程中刻蚀工艺的影响，会在MOS结构的侧壁形成损伤，从而引入缺陷，对实际的测试结果带来干扰。在传统的C-V测试的MOS结构制作流程中，先将硅衬底进行氧化，在硅衬底正面生成所需要厚度的氧化层，并且去除背面氧化层，通过淀积工艺形成正面电极，如金属铝电极，由光刻和刻蚀工艺等图形化工艺手段刻出正面点状电极，用于测试时的电极接触。随后淀积形成背面金属电极，并通过必要的退火过程形成欧姆接触。但是该方法在刻蚀形成正面点状电极时，由于刻蚀工艺本身的特点，存在一定程序的过刻，如图1所示，当发生过刻的情况时，则会在正面点状电极的边缘处形成一个氧化层台阶，由于刻蚀液的腐蚀作用，在台阶处会生成大量缺陷，对后期C-V测试形成干扰。
技术实现思路
为解决上述技术问题，本专利技术提供了一种用于氧化层全性能测试的MOS结构的制备方法，该制备方法可以解决MOS结构刻蚀损伤侧壁的问题，进而使测试氧化层具有可靠性及完整性，使得C-V测试技术对测试氧化层的可靠性和完整性的监控更加准确。为实现上述目的，本专利技术提供如下技术方案：一种用于氧化层全性能测试的MOS结构的制备方法，所述制备方法包括：提供一硅片衬底；在所述硅片衬底正面形成钝化层，并将所述钝化层打开氧化窗口；在所述氧化窗口的底部形成测试氧化层，所述测试氧化层的厚度小于所述钝化层的厚度；在所述硅片衬底正面形成正面电极；将所述正面电极进行刻蚀处理直至所述钝化层，且所述钝化层的厚度大于所述测试氧化层的厚度；在所述硅片衬底背面形成背面电极。优选的，在上述制备方法中，所述在所述硅片衬底正面形成钝化层，并将所述钝化层打开氧化窗口包括：将所述硅片衬底进行氧化处理，在所述硅片衬底正面及背面形成钝化层，去除所述硅片衬底背面的钝化层；通过光刻及刻蚀工艺，打开所述钝化层的氧化窗口。优选的，在上述制备方法中，所述在所述氧化窗口的底部形成测试氧化层，所述测试氧化层的厚度小于所述钝化层的厚度包括：对将所述硅片衬底再次进行氧化处理，在所述氧化窗口的底部形成测试氧化层，所述测试氧化层的厚度小于所述钝化层的厚度，并去除所述硅片衬底背面的氧化层。优选的，在上述制备方法中，所述硅片衬底进行氧化处理的氧化方式为湿氧氧化或干氧氧化或掺氯氧化。优选的，在上述制备方法中，所述氧化窗口的形状及面积大小与正面测试接触电极相对应设置。优选的，在上述制备方法中，所述氧化窗口的面积不小于1E-4cm-2。优选的，在上述制备方法中，所述氧化窗口的形状为圆形或方形或多边形。优选的，在上述制备方法中，所述正面电极为掺杂多晶硅电极或铝电极。优选的，在上述制备方法中，所述背面电极为掺杂多晶硅电极或铝电极。从上述技术方案可以看出，本专利技术所提供的一种用于氧化层全性能测试的MOS结构的制备方法，该制备方法包括：提供一硅片衬底；通过在硅片衬底正面形成钝化层，并将钝化层打开氧化窗口；在氧化窗口的底部形成测试氧化层，测试氧化层的厚度小于钝化层的厚度；在硅片衬底正面形成正面电极；将正面电极进行刻蚀处理直至钝化层，且钝化层的厚度大于测试氧化层的厚度；在硅片衬底背面形成背面电极。该方法通过首先在硅片衬底的表面形成钝化层，并打开氧化窗口，在该氧化窗口底部形成测试氧化层，测试氧化层的厚度小于钝化层的厚度，也就是说，测试氧化层与钝化层之间会存在一个氧化层台阶，随后形成正面电极，并对正面电极进行刻蚀处理直至钝化层。在正面电极刻蚀的过程中，当刻蚀至钝化层时，不可避免的会对钝化层也进行刻蚀，但是由于钝化层的厚度大于测试氧化层的厚度，因此当正面电极刻蚀完成显现出钝化层后，也不会造成对测试氧化层的刻蚀，进而解决了MOS结构刻蚀损伤侧壁的问题，进而使测试氧化层具有可靠性及完整性，使得C-V测试技术对测试氧化层的可靠性和完整性的监控更加准确。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中应用于C-V测试技术中的MOS结构的示意图；图2为本专利技术实施例提供的一种用于氧化层全性能测试的MOS结构的制备方法的流程示意图；图3为本专利技术实施例提供的一种应用于C-V测试技术中的MOS结构的示意图；图4为本专利技术实施例提供的另一种应用于C-V测试技术中的MOS结构的示意图；图5为本专利技术实施例提供的又一种应用于C-V测试技术中的MOS结构的示意图；图6为本专利技术实施例提供的又一种应用于C-V测试技术中的MOS结构的示意图；图7为本专利技术实施例提供的又一种应用于C-V测试技术中的MOS结构的示意图；图8为本专利技术实施例提供的又一种应用于C-V测试技术中的MOS结构的示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。根据
技术介绍
可知，在C-V测试技术中，MOS结构在制作的过程中，在刻蚀形成正面点状电极时，由于刻蚀工艺本身的特点，存在一定程序的过刻，如图1所示，当发生过刻的情况时，则会在正面点状电极的边缘处形成一个氧化层台阶，由于刻蚀液的腐蚀作用，在台阶处会生成大量缺陷，对后期C-V测试形成干扰。为了解决上述问题，本专利技术实施例提供了一种用于氧化层全性能测试的MOS结构的制备方法，该制备方法包括：提供一硅片衬底；在所述硅片衬底正面形成钝化层，并将所述钝化层打开氧化窗口；在所述氧化窗口的底部形成测试氧化层，所述测试氧化层的厚度小于所述钝化层的厚度；在所述硅片衬底正面形成正面电极；将所述正面电极进行刻蚀处理直至所述钝化层，且所述钝化层的厚度大于所述测试氧化层的厚度；在所述硅片衬底背面形成背面电极。该制备方法通过首先在硅片衬底的表面形成钝化层，并打开氧化窗口，在该氧化窗口底部形成测试氧化层，测试氧化层的厚度小于钝化层的厚度，也就是说，测试氧化层与钝化层之间会存在一个氧化层台阶，随后形成正面电极，并对正面电极进行刻蚀处理直至钝化层。在正面电极刻蚀的过程中，当刻蚀至钝化层时，不可避免的会对钝化层也进行刻蚀，但是由于钝化层的厚度大于测试氧化层的厚度，因此当正面电极刻蚀完成显现出钝化层后，也不会造成对本文档来自技高网...

【技术保护点】
一种用于氧化层全性能测试的MOS结构的制备方法，其特征在于，所述制备方法包括：提供一硅片衬底；在所述硅片衬底正面形成钝化层，并将所述钝化层打开氧化窗口；在所述氧化窗口的底部形成测试氧化层，所述测试氧化层的厚度小于所述钝化层的厚度；在所述硅片衬底正面形成正面电极；将所述正面电极进行刻蚀处理直至所述钝化层，且所述钝化层的厚度大于所述测试氧化层的厚度；在所述硅片衬底背面形成背面电极。

【技术特征摘要】
1.一种用于氧化层全性能测试的MOS结构的制备方法，其特征在于，所述制备方法包括：提供一硅片衬底；在所述硅片衬底正面形成钝化层，并将所述钝化层打开氧化窗口；在所述氧化窗口的底部形成测试氧化层，所述测试氧化层的厚度小于所述钝化层的厚度；在所述硅片衬底正面形成正面电极；将所述正面电极进行刻蚀处理直至所述钝化层，且所述钝化层的厚度大于所述测试氧化层的厚度；在所述硅片衬底背面形成背面电极。2.根据权利要求1所述的制备方法，其特征在于，所述在所述硅片衬底正面形成钝化层，并将所述钝化层打开氧化窗口包括：将所述硅片衬底进行氧化处理，在所述硅片衬底正面及背面形成钝化层，去除所述硅片衬底背面的钝化层；通过光刻及刻蚀工艺，打开所述钝化层的氧化窗口。3.根据权利要求2所述的制备方法，所述在所述氧化窗口的底部形成测试氧化层，所述测试氧化层的厚度小于...

【专利技术属性】
技术研发人员：张泉，孙小虎，杜龙欢，罗湘，唐云，
申请(专利权)人：株洲中车时代电气股份有限公司，
类型：发明
国别省市：湖南;43