一种阵列基板、其制作方法及显示面板技术

本发明专利技术公开了一种阵列基板、其制作方法及显示面板，通过将一部分薄膜晶体管即第一薄膜晶体管制作在第一基板上，将另一部分薄膜晶体管即第二薄膜晶体管制作在第二基板上，且第二薄膜晶体管位于与第一基板的各遮光区域对应区域中，并通过至少贯穿第一基板的第一过孔使第一薄膜晶体管与第二薄膜晶体管电性连接，与现有的阵列基板中将属于同一像素区域中的多个薄膜晶体管均设置于一个基板上相比，本发明专利技术实施例提供的上述阵列基板，通过叠层方式可以使第一基板中用于设置薄膜晶体管的遮光区域的面积减小，从而可以在较小的像素区域中设置较多的薄膜晶体管，进而提高显示的分辨率；并且，还可以提高阵列基板的开口率。

【技术实现步骤摘要】

本专利技术涉及显示
，特别涉及一种阵列基板、其制作方法及显示面板。
技术介绍
随着电子、通信产业的发展，对发光二极管(LightEmittingDiode，LED)显示器、有机发光二极管(OrganicLightEmittingDiode，OLED)显示器、等离子显示器(PlasmaDisplayPanel，PDP)及液晶显示器(LiquidCrystalDisplay，LCD)等平板显示器的需求与日俱增。平板显示器具有高画质、高分辨率的发展趋势，这样往往需要在每个像素中设置补偿电路来满足高品质的显示要求，其中，补偿电路至少具有多个薄膜晶体管，并通过各薄膜晶体管之间相互配合实现其功能，如现有的7T1C结构和8T1C结构等补偿电路。如图1所示，目前现有的应用于平板显示器的阵列基板一般包括：衬底基板10、衬底基板10包括多个像素区域，各像素区域具有开口区域和遮光区域。遮光区域中一般设置有由多个并排设置的薄膜晶体管11电性连接所组成的补偿电路；其中薄膜晶体管11一般包括有源层12、栅极13、源极14和漏极15。目前，由于人们对显示面板的高画质和高分辨率的要求越来越高，为了获得更优质的画面显示，导致像素区域中的补偿电路所需的薄膜晶体管的个数越来越多，这样很难在较小的像素区域中摆放下过多的薄膜晶体管，使得分辨率难以大幅度提高。
技术实现思路
本专利技术实施例提供了一种阵列基板、其制作方法及显示面板，可以在较小的像素区域中设置较多的薄膜晶体管，进而提高显示的分辨率。因此，本专利技术实施例提供了一种阵列基板，包括：第一基板，所述第一基板包括多个像素区域，各所述像素区域具有开口区域和遮光区域，所述遮光区域内至少设置有一个第一薄膜晶体管；所述阵列基板还包括：位于所述第一基板下方的第二基板；所述第二基板在与所述第一基板的各所述遮光区域对应区域中设置有至少一个第二薄膜晶体管；所述第一基板上至少有一个所述第一薄膜晶体管通过至少贯穿所述第一基板的第一过孔与所述第二基板上的第二薄膜晶体管电性连接。较佳地，在本专利技术实施例提供的上述阵列基板中，还包括：位于所述第一基板与所述第二薄膜晶体管之间，且位于电性连接的所述第一薄膜晶体管与所述第二薄膜晶体管之间的凸点；所述第一薄膜晶体管与所述第二薄膜晶体管通过对应的凸点采用邦定方式电性连接。较佳地，在本专利技术实施例提供的上述阵列基板中，还包括：位于所述凸点与所述第二薄膜晶体管之间的平坦化层；所述凸点至少通过贯穿所述平坦化层的第二过孔与所述第二薄膜晶体管电性连接。较佳地，在本专利技术实施例提供的上述阵列基板中，当所述第一薄膜晶体管的栅极与所述第二薄膜晶体管电性连接时，在所述第一薄膜晶体管中，栅极位于源极和漏极的下方；或，当所述第一薄膜晶体管的源极与所述第二薄膜晶体管电性连接时，在所述第一薄膜晶体管中，源极位于栅极的下方，漏极与所述源极同层设置或位于所述栅极的上方；或，当所述第一薄膜晶体管的漏极与所述第二薄膜晶体管电性连接时，在所述第一薄膜晶体管中，漏极位于栅极的下方，源极与所述漏极同层设置或位于所述栅极的上方。较佳地，在本专利技术实施例提供的上述阵列基板中，当所述第二薄膜晶体管的栅极与所述第一薄膜晶体管电性连接时，在所述第二薄膜晶体管中，栅极位于源极和漏极的上方；或，当所述第二薄膜晶体管的源极或漏极与所述第一薄膜晶体管电性连接时，在所述第二薄膜晶体管中，源极和漏极均位于栅极的上方。相应地，本专利技术实施例还提供了一种显示面板，包括本专利技术实施例提供的上述任一种阵列基板。相应地，本专利技术实施例还提供了一种本专利技术实施例提供的上述任一种阵列基板的制作方法，包括：在所述第一基板上形成第一过孔和所述第一薄膜晶体管的图形，在所述第二基板上形成所述第二薄膜晶体管的图形；将形成有所述第一薄膜晶体管的第一基板与形成有所述第二薄膜晶体管的第二基板进行封装，使所述第一基板至少有一个第一薄膜晶体管通过至少贯穿所述第一基板的第一过孔与所述第二基板上的第二薄膜晶体管电性连接。较佳地，在本专利技术实施例提供的上述制作方法中，在所述第一基板上形成第一过孔和所述第一薄膜晶体管的图形，具体为：在所述第一基板的各所述遮光区域内形成至少一个凹槽；在形成有所述凹槽的第一基板上形成所述第一薄膜晶体管的图形；采用减薄工艺减薄所述第一基板的厚度，直至所述凹槽形成贯穿所述第一基板的第一过孔。较佳地，在本专利技术实施例提供的上述制作方法中，在所述第二基板上形成所述第二薄膜晶体管的图形之后，将形成有所述第一薄膜晶体管的第一基板与形成有所述第二薄膜晶体管的第二基板进行封装之前，还包括：在形成有所述第二薄膜晶体管的图形的第二基板上形成平坦化层的图形，其中所述平坦化层中具有贯穿所述平坦化层的、且与将要与所述第一薄膜晶体管电性连接的所述第二薄膜晶体管一一对应的第二过孔。较佳地，在本专利技术实施例提供的上述制作方法中，将形成有所述第一薄膜晶体管的第一基板与形成有所述第二薄膜晶体管的第二基板进行封装，具体包括：在所述第一基板背离所述第一薄膜晶体管的一侧，形成与各所述第一过孔一一对应且与所述第一薄膜晶体管电性连接的凸点，采用邦定工艺使所述第二薄膜晶体管与所述凸点电性连接；或，在形成有所述平坦化层的图形的第二基板上形成与所述第二过孔一一对应且与所述第二薄膜晶体管电性连接的凸点，采用邦定工艺使所述第一薄膜晶体管与所述凸点电性连接。本专利技术实施例提供的阵列基板、其制作方法及显示面板，通过将一部分薄膜晶体管即第一薄膜晶体管制作在第一基板上，将另一部分薄膜晶体管即第二薄膜晶体管制作在第二基板上，且第二薄膜晶体管位于与第一基板的各遮光区域对应区域中，并通过至少贯穿第一基板的第一过孔使第一薄膜晶体管与第二薄膜晶体管电性连接，与现有的阵列基板中将属于同一像素区域中的多个薄膜晶体管均设置于一个基板上相比，本专利技术实施例提供的上述阵列基板，通过叠层方式可以使第一基板中用于设置薄膜晶体管的遮光区域的面积减小，从而可以在较小的像素区域中设置较多的薄膜晶体管，进而提高显示的分辨率；并且，还可以提高阵列基板的开口率。附图说明图1为现有的阵列基板的结构示意图；图2a为本专利技术实施例提供的阵列基板的结构示意图之一；图2b为本专利技术实施例提供的阵列基板的结构示意图之二；图2c为本专利技术实施例提供的阵列基板的结构示意图之三；图2d为本专利技术实施例提供的阵列基板的结构示意图本文档来自技高网...

【技术保护点】
一种阵列基板，包括：第一基板，所述第一基板包括多个像素区域，各所述像素区域具有开口区域和遮光区域，所述遮光区域内至少设置有一个第一薄膜晶体管；其特征在于，所述阵列基板还包括：位于所述第一基板下方的第二基板；所述第二基板在与所述第一基板的各所述遮光区域对应区域中设置有至少一个第二薄膜晶体管；所述第一基板上至少有一个所述第一薄膜晶体管通过至少贯穿所述第一基板的第一过孔与所述第二基板上的第二薄膜晶体管电性连接。

【技术特征摘要】
1.一种阵列基板，包括：第一基板，所述第一基板包括多个像素区域，
各所述像素区域具有开口区域和遮光区域，所述遮光区域内至少设置有一个第
一薄膜晶体管；其特征在于，所述阵列基板还包括：
位于所述第一基板下方的第二基板；所述第二基板在与所述第一基板的各
所述遮光区域对应区域中设置有至少一个第二薄膜晶体管；
所述第一基板上至少有一个所述第一薄膜晶体管通过至少贯穿所述第一
基板的第一过孔与所述第二基板上的第二薄膜晶体管电性连接。
2.如权利要求1所述的阵列基板，其特征在于，还包括：位于所述第一
基板与所述第二薄膜晶体管之间，且位于电性连接的所述第一薄膜晶体管与所
述第二薄膜晶体管之间的凸点；
所述第一薄膜晶体管与所述第二薄膜晶体管通过对应的凸点采用邦定方
式电性连接。
3.如权利要求2所述的阵列基板，其特征在于，还包括：位于所述凸点
与所述第二薄膜晶体管之间的平坦化层；
所述凸点至少通过贯穿所述平坦化层的第二过孔与所述第二薄膜晶体管
电性连接。
4.如权利要求1-3任一项所述的阵列基板，其特征在于，当所述第一薄
膜晶体管的栅极与所述第二薄膜晶体管电性连接时，在所述第一薄膜晶体管
中，栅极位于源极和漏极的下方；或，
当所述第一薄膜晶体管的源极与所述第二薄膜晶体管电性连接时，在所述
第一薄膜晶体管中，源极位于栅极的下方，漏极与源极同层设置或位于栅极的
上方；或，
当第一薄膜晶体管的漏极与所述第二薄膜晶体管电性连接时，在第一薄膜
晶体管中，漏极位于栅极的下方，源极与所述漏极同层设置或位于所述栅极的
上方。
5.如权利要求1-3任一项所述的阵列基板，其特征在于，当所述第二薄
膜晶体管的栅极与所述第一薄膜晶体管电性连接时，在所述第二薄膜晶体管
中，栅极位于源极和漏极的上方；或，
当所述第二薄膜晶体管的源极或漏极与所述第一薄膜晶体管电性连接时，
在所述第二薄膜晶体管中，源极和漏极均位于栅极的上方。
6.一种显示...

【专利技术属性】
技术研发人员：李良坚，高山镇，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11