晶片封装体及其制造方法技术

本发明专利技术揭露一种晶片封装体及其制造方法，该制造方法包括：提供一第一基底；将一第二基底贴附于第一基底上，其中第二基底具有矩形的多个晶片区及隔开晶片区的一切割道区；以及移除切割道区的第二基底的一部分，以在第一基底上形成多个晶片，其中晶片中相邻的晶片之间形成至少一桥接部。本发明专利技术能够改善晶片封装体的品质。

【技术实现步骤摘要】

本专利技术有关于一种半导体封装技术，特别为有关于一种晶片封装体及其制造方法。
技术介绍
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。制作晶片封装体的过程包括将贴附于第一基底上的第二基底切割为多个晶片之后，将第一基底及其上的晶片放置于进行沉积制程的机台内的针脚上，接着降低针脚的高度，使得第一基底完全承载于机台的操作面上，并进行沉积制程，例如于晶片上沉积氧化层。然而，原本通过机台的针脚所支撑的第一基底部分与下方的针脚之间会产生真空间隙，而并未与机台的操作面接触，造成进行沉积制程时邻近于真空间隙上方的晶片的热传导不良，进而使得后续形成于晶片上的氧化层的厚度不均匀，影响晶片封装体的品质。因此，有必要寻求一种新颖的晶片封装体及其制造方法，其能够解决或改善上述的问题。
技术实现思路
本专利技术提供一种晶片封装体的制造方法，包括：提供一第一基底；将一第二基底贴附于第一基底上，其中第二基底具有矩形的多个晶片区及隔开晶片区的一切割道区；以及移除切割道区的第二基底的一部分，以在第一基底上形成多个晶片，其中晶片中相邻的晶片之间形成至少一桥接部。本专利技术还提供一种晶片封装体，包括：一第一基底；以及矩形的多个晶片，贴附于第一基底上，其中相邻的晶片之间具有至少一桥接部。本专利技术还提供一种晶片封装体，包括：矩形的一晶片；以及至少一突出部自晶片的一角落向外延伸。本专利技术能够改善晶片封装体的品质。附图说明图1A至1D是绘示出根据本专利技术实施例的晶片封装体的制造方法的平面示意图。图2A至2C是分别绘示出沿着图1A至1C中的剖线2A-2A’、2B-2B’及2C-2C’的剖面示意图。图3A、4A及5A是绘示出根据本专利技术不同实施例的具有桥接部的晶片封装体的平面示意图。图3B、4B及5B是绘示出根据本专利技术不同实施例的具有突出部的晶片封装体的平面示意图。其中，附图中符号的简单说明如下：100：第二基底；110：晶片区；120：切割道区；130：第一开口；140：第二开口；145：第三开口；150：桥接部；160：密封环；200：第一基底；210：氧化层；300：罩幕层；400：晶片；401：边缘；410：突出部；D：距离；T1、T2、T3：厚度；W：宽度。具体实施方式以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的专利技术概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本专利技术一实施例的晶片封装体的制造方法可实施于封装金属氧化物半导体场效晶体管晶片，例如是功率模组晶片。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)喷墨头(ink printer heads)、或功率金属氧化物半导体场效晶体管模组(power MOSFET modules)等半导体晶片进行封装。其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一第一基底上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。在一实施中，上述切割后的封装体为一晶片尺寸封装体(CSP；chip scale package)。晶片尺寸封装体(CSP)的尺寸可仅略大于所封装的晶片。例如，晶片尺寸封装体的尺寸不大于所封装晶片的尺寸的120％。以下配合图1A至1D及图2A至2C说明本专利技术实施例的晶片封装体的制造方法，其中图1A至1D是绘示出根据本专利技术实施例的晶片封装体的制造方法的平面示意图，且图2A至2C是分别绘示出沿着图1A至1C中的剖线2A-2A’、2B-2B’及2C-2C’的剖面示意图。请参照图1A及2A，提供一第一基底200。第一基底200可为空白半导体基底、玻璃基底或其他适合的承载基底。在本实施例中，可通过一粘着层210，将一第二基底100贴附于第一基底200上。第二基底100可为半导体晶圆，例如是硅晶圆，以利于进行晶圆级封装。采用晶圆级封装来形成晶片封装体，可降低成本并节省制程时间。第二基底100具有矩形的多个晶片区110及隔开晶片区110的一切割道区120。在一实施例中，每一晶片区110内具有一元件区(未绘示)，其可包括光电元件(例如，影像感测元件或发光元件)或是其他电子元件(例如，微机电系统、微流体系统、物理感测器、太阳能电池、射频元件、加速计、陀螺仪、微制动器、表面声波元件、压力感测器、喷墨头或功率晶片模组)。接着，可通过沉积制程，在第二基底100上形成一光阻材料层(未绘示)，且通过微影制程本文档来自技高网...

【技术保护点】
一种晶片封装体的制造方法，其特征在于，包括：提供一第一基底；将一第二基底贴附于该第一基底上，其中该第二基底具有矩形的多个晶片区及隔开所述晶片区的一切割道区；以及移除该切割道区的该第二基底的一部分，以在该第一基底上形成多个晶片，其中所述晶片中相邻的晶片之间形成至少一桥接部。

【技术特征摘要】
2013.10.07 US 61/887,7001.一种晶片封装体的制造方法，其特征在于，包括：
提供一第一基底；
将一第二基底贴附于该第一基底上，其中该第二基底具有矩形的多个晶
片区及隔开所述晶片区的一切割道区；以及
移除该切割道区的该第二基底的一部分，以在该第一基底上形成多个晶
片，其中所述晶片中相邻的晶片之间形成至少一桥接部。
2.根据权利要求1所述的晶片封装体的制造方法，其特征在于，相邻的
所述晶片之间形成有多个桥接部，使相邻的所述晶片的每一个的至少一边缘
连接所述桥接部。
3.根据权利要求1所述的晶片封装体的制造方法，其特征在于，相邻的
所述晶片之间形成有多个桥接部，使相邻的所述晶片的每一个的至少一角落
连接所述桥接部。
4.根据权利要求1所述的晶片封装体的制造方法，其特征在于，该至少
一桥接部连接所述晶片中的四个晶片的一角落。
5.根据权利要求1所述的晶片封装体的制造方法，其特征在于，该至少
一桥接部的厚度小于该第二基底的厚度。
6.根据权利要求1所述的晶片封装体的制造方法，其特征在于，每一晶
片内具有一密封环，且该至少一桥接部的宽度小于每一晶片的一边缘与一对
应的密封环之间的距离。
7.根据权利要求1所述的晶片封装体的制造方法，其特征在于，还包括
切断该至少一桥接部，使得在对应于该至少一桥接部的每一晶片具有一突出
部。
8.根据权利要求7所述的晶片封装体的制造方法，其特征在于，该突出
部位于一对应的晶片的一角落，且沿着该对应的晶片的一对角线方向或至少
一边缘向外延伸。
9.根据权利要求7所述的晶片封装体的制造方法，其特征在于，该至少

【专利技术属性】
技术研发人员：陈键辉，刘沧宇，张峻维，郑家明，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71