一种像素驱动方法技术

本发明专利技术实施例公开了一种像素驱动方法，涉及显示技术领域，能够解决显示装置水平亮度不均的问题。该像素驱动方法包括：对像素的充电时间进行调节，使所述像素连接的栅线绑定线的阻值越大，所述像素的充电时间越长。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种像素驱动方法。
技术介绍
为了实现液晶显示器的正常显示，需要在液晶显示器包括的阵列基板的非显示区域上进行布线，形成至少一个布线区，从而将驱动电路提供的驱动信号传输至数据线或者栅线上，从而对像素进行充电。例如，阵列基板的布线区内有多条栅线绑定线，每条栅线绑定线的一端用以连接栅极驱动电路，另一端用以连接一条栅线，从而将栅极驱动电路输出的信号传输至相应的栅线上，进而对该栅线连接的一行像素进行充电。目前，液晶显示器的主要发展趋势为窄边框，当液晶显示器具有窄边框时，阵列基板上的非显示区域很窄，此时布线区内的多条栅线绑定线的分布状况如图1所示，位于布线区的中间的栅线绑定线1较短，阻值较小，位于布线区的上下两侧的栅线绑定线1较长，阻值较大，导致在相同的充电时间内位于布线区中间的像素的充电率高，亮度大，位于布线区上下两侧的像素的充电率低，亮度小，从而显示过程中会出现水平亮度不均(H-Block)的现象。
技术实现思路
本专利技术所要解决的技术问题在于提供一种像素驱动方法，能够解决显示装置水平亮度不均的问题。为解决上述技术问题，本专利技术实施例提供了一种像素驱动方法，采用如下技术方案：一种像素驱动方法包括：对像素的充电时间进行调节，使所述像素连接的栅线绑定线的阻值越大，所述像素的充电时间越长。所述像素通过栅线连接所述栅线绑定线，通过调节所述栅线的行开启时间，对所述像素的充电时间进行调节。通过调节行开启信号的高电平持续时间，调节所述栅线的行开启时间，对所述像素的充电时间进行调节。所述行开启信号为垂直时钟脉冲信号。任意相邻的两行所述像素的充电时间不同。至少相邻的两行所述像素的充电时间相同。所述对像素的充电时间进行调节，包括：增加位于每个布线区上下两侧的所述像素的充电时间，减小位于每个所述布线区中间的所述像素的充电时间，维持每帧画面的扫描时间固定。在所述对像素的充电时间进行调节，之前包括：通过调试确定每行所述像素的充电时间；将每行所述像素的充电时间存入寄存器中；从所述寄存器中获得每行所述像素的充电时间。所述通过调试确定每行所述像素的充电时间，包括：选定基准栅线；分别计算其他每条栅线连接的所述栅线绑定线的阻值与所述基准栅线连接的所述栅线绑定线的阻值之间的阻值比；根据每个所述阻值比对每行所述像素的充电时间进行调节，使其他栅线连接的所述像素的充电时间与所述基准栅线连接的所述像素的充电时间之间的比值与所述阻值比相同。所述将每行所述像素的充电时间存入寄存器中，包括：任意相邻的两行所述像素的充电时间不同时，将一行所述像素的充电时间存入一个所述寄存器中；至少相邻的两行所述像素的充电时间相同时，将充电时间相同的相邻的多行所述像素的充电时间存入一个所述寄存器中。本专利技术实施例提供了一种像素驱动方法，该像素驱动方法包括对像素的充电时间进行调节，使像素连接的栅线绑定线的阻值越大，像素的充电时间越长，进而能够解决由于栅线绑定线的阻值大而造成的像素的充电率低的问题，使得所有像素的亮度一致，从而解决了显示装置水平亮度不均的问题。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为非显示区域内的栅线绑定线的分布状况示意图；图2为现有技术中CPV的时序图；图3为本专利技术实施例中CPV的时序图；图4为本专利技术实施例中在对像素的充电时间进行调节之前包括的步骤的流程图；图5为本专利技术实施例中通过调试确定每行像素的充电时间的具体步骤的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种像素驱动方法，该像素驱动方法包括：对像素的充电时间进行调节，使像素连接的栅线绑定线的阻值越大，像素的充电时间越长。此时，随着栅线绑定线的阻值的增加，像素的充电时间也相应增加，从而能够解决由于栅线绑定线的阻值大而造成的像素的充电率低的问题，使得所有像素的亮度一致，从而解决了显示装置水平亮度不均的问题。通常，栅线绑定线的长度越长，阻值越大，因此，像素连接的栅线绑定线的长度越长，像素的充电时间越长。具体地，像素通过栅线连接栅线绑定线，在栅线传输开启电压的过程中，栅极驱动电路输出的开启电压通过栅线绑定线传输至栅线，进而使栅线控制的薄膜晶体管处于开启状态，进而使得像素处于充电状态，在栅线传输关闭电压的过程中，栅线控制的薄膜晶体管处于关闭状态，从而无法对像素进行充电，因此，可以通过调节栅线的行开启时间，对像素的充电时间进行调节。栅线的行开启时间越长，该栅线连接的像素的充电时间越长。具体地，当一条栅线对应的行开启信号处于高电平时，该栅线传输开启电压，当一条栅线对应的行开启信号处于低电平时，该栅线传输关闭电压，因此，可以通过调节行开启信号的高电平持续时间，调节栅线的行开启时间，进而对像素的充电时间进行调节。示例性地，行开启信号可以为CPV(Clock Pulse Vertical，垂直时钟脉冲信号)。现有技术中的CPV信号的时序如图2所示，其中一个高电平用以开启一条栅线，每个高电平的持续时间相同，使得每条栅线的行开启时间相同，显示装置在显示过程中会出现水平亮度不均的问题，本专利技术实施例中的CPV信号的时序如图3所示，其中一个高电平用以开启一条栅线，一部分高电平的持续时间较长，另一部分高电平的持续时间较短，持续时间较长的高电平用以开启阻值较大的栅线绑定线连接的栅线，持续时间较短的高电平用以开启阻值较小的栅线绑定线连接的栅线，从而解决显示装置在显示过程中出现的水平亮度不均的问题。另外，像素连接的栅线绑定线的阻值越大，像素的充电时间越长具体包括以下几种情形：情形一，任意相邻的两行像素的充电时间不同，此时阻值不同的栅线绑定线连接的像素的充电时间不同，显示装置的显示效果最好，但像素的驱动方法复杂，成本高。情形二，当相邻的至少两本文档来自技高网...

【技术保护点】
一种像素驱动方法，其特征在于，包括：对像素的充电时间进行调节，使所述像素连接的栅线绑定线的阻值越大，所述像素的充电时间越长。

【技术特征摘要】
1.一种像素驱动方法，其特征在于，包括：
对像素的充电时间进行调节，使所述像素连接的栅线绑定线的阻值越大，
所述像素的充电时间越长。
2.根据权利要求1所述的像素驱动方法，其特征在于，
所述像素通过栅线连接所述栅线绑定线，通过调节所述栅线的行开启时间，
对所述像素的充电时间进行调节。
3.根据权利要求2所述的像素驱动方法，其特征在于，
通过调节行开启信号的高电平持续时间，调节所述栅线的行开启时间，对
所述像素的充电时间进行调节。
4.根据权利要求3所述的像素驱动方法，其特征在于，
所述行开启信号为垂直时钟脉冲信号。
5.根据权利要求1所述的像素驱动方法，其特征在于，
任意相邻的两行所述像素的充电时间不同。
6.根据权利要求1所述的像素驱动方法，其特征在于，
至少相邻的两行所述像素的充电时间相同。
7.根据权利要求1所述的像素驱动方法，其特征在于，
所述对像素的充电时间进行调节，包括：
增加位于每个布线区上下两侧的所述像素的充电时间，减小位于每个所述
布线区中间的所述像素的充电时间，维持每帧画面的扫描时间固定。...

【专利技术属性】
技术研发人员：刘磊，胡巍浩，廖燕平，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11