多栅极器件及其制造方法技术

本发明专利技术描述了一种半导体器件制造的方法，该方法包括形成从衬底延伸以及具有源极/漏极区和沟道区的鳍。鳍包括具有第一组分的第一外延层和位于第一外延层上的第二外延层，第二外延层具有第二组分。从鳍的源极/漏极区去除第二外延层以形成间隙。用介电材料填充间隙。另一外延材料形成在第一外延层的至少两个表面上以形成源极/漏极部件。本发明专利技术还提供了一种多栅极半导体器件。

【技术实现步骤摘要】

本专利技术总体涉及半导体领域，更具体地，涉及多栅极器件及其制造方法。
技术介绍
电子工业已经经历了对于更小和更快电子器件的不断增大的需求，这些更小和更快电子器件能够同时支持更多、更为复杂和先进的功能。因此，在半导体工业存在制造低成本、高性能和低功耗的集成电路(IC)的持续的趋势。迄今为止，这些目标大部分已经通过按比例缩小半导体IC尺寸(例如，最小化特征尺寸)以及因此提高制造效率和减小相关成本而实现。然而，这样的按比例缩小使半导体制造工艺的复杂性加大。因此，在半导体IC和器件中的持续的进步的实现要求在半导体制造工艺和技术中的类似的进步。最近，已经引入多栅极器件以期通过增加栅极-沟道连接来改进栅极控制、降低截止状态电流和减小短沟道效应(SCE)。已经引入的一个这样的多栅极器件是全环栅晶体管(GAA)。GAA器件的名称源于可以在沟道区周围延伸的栅极结构，从而在两侧或四侧上提供至沟道的入口。GAA器件与传统的互补金属氧化物半导体(CMOS)工艺是兼容的，以及GAA器件的结构允许它们在保持栅极控制和减小SCE的同时显著地按比例缩小。在传统的工艺中，GAA器件提供在硅纳米线中的沟道。然而，在纳米线周围的GAA器件的制造的集成可以是有挑战性的。例如，虽然现有方法在许多方面已经满意，但是关于形成应变增强、源极/漏极形成和其他部件的挑战使得现有方法并不是在所有方面都是令人满意的。
技术实现思路
根据本专利技术的一个方面，提供了一种半导体器件制造的方法，包括：形成从衬底延伸的鳍，所述鳍具有源极/漏极区和沟道区，其中，所述鳍包括具有第一组分的第一外延层和位于所述第一外延层上的第二外延层，所述第二外延层具有第二组分；从所述鳍的所述源极/漏极区去除所述第二外延层以形成间隙；用介电材料填充所述间隙；以及在所述介电材料填充所述间隙的同时，在所述第一外延层的至少两个表面上生长另一外延材料以形成源极/漏极部件。优选地，该方法还包括：在所述第一外延层下面形成第三外延层；氧化所述第三外延层以形成氧化的第三外延层；其中，所述氧化的第三外延层在所述沟道区上的栅极的下方和所述源极/漏极部件的下方。优选地，该方法还包括：从所述鳍的所述沟道区去除所述第二外延层以形成另一间隙；以及在位于所述沟道区中的所述第一外延层上形成栅极结构，其中，在所述另一间隙中形成所述栅极结构的至少部分。优选地，该方法还包括：在形成所述鳍之前，实施到达所述衬底内部的防穿通(APT)离子注入；以及在实施所述APT离子注入之后以及在形成所述鳍之前，在所述衬底上方沉积所述第一外延层以及在所述第一外延层上方沉积所述第二外延层。优选地，该方法还包括：通过生长硅层来形成所述第一外延层；以及通过直接在所述硅层上生长硅锗层来形成所述第二外延层。优选地，所述第一外延层具有第一氧化速率，所述第二外延层具有大于所述第一氧化速率的第二氧化速率。优选地，该方法还包括：形成从所述衬底延伸以及具有源极/漏极区和沟道区的另一鳍，其中，所述另一鳍包括所述第一外延层和所述第二外延层；氧化所述另一鳍的所述第二外延层，同时硬掩模层保护所述鳍；以及在所述另一鳍的所述第一外延层上生长源极/漏极外延层，其中，所述源极/漏极外延层邻近所述氧化的第二外延层。优选地，所述氧化的第二外延层的厚度大于所述第二外延层的厚度，从而所述第一外延层在所述另一鳍的所述沟道区中的顶面低于所述第一外延层在所述另一鳍的所述源极/漏极区中的顶面。优选地，该方法还包括：在所述鳍上形成栅极结构，其中，所述栅极结构设置在所述沟道区中的所述第一外延层的顶部、底部和相对两侧的上方。优选地，该方法包括：在所述沟道区中的所述第一外延层的顶部、底部和相对两侧的上方形成所述栅极结构的高k栅极介电层。根据本专利技术的另一方面，提供了一种制造多栅极器件的方法，所述方法包括：生长包括第一外延层、第二外延层和第三外延层的外延层堆叠件；图案化所述外延层堆叠件以形成鳍元件；在所述鳍元件上方形成伪栅极结构；将位于所述鳍的第一区和第二区中的所述第二外延层转变成介电层，其中，所述鳍的第三区介于所述第一区和所述第二区之间，其中，所述第三区位于所述伪栅极结构下面；在转变所述第二外延层之后，去除所述伪栅极结构，从而形成沟槽；以及在所述沟槽中形成金属栅极结构，其中，所述金属栅极设置在所述第一外延层和所述第三外延层的每个的多面上。优选地，所述转变包括氧化所述第一区中的所述第二外延层。优选地，所述转变包括：去除位于所述第一区中的所述第二外延层以形成间隙；以及用介电材料填充所述间隙。优选地，该方法还包括：在去除所述伪栅极结构之后，从所述鳍的所述第三区去除所述第二外延层以在所述第三区中形成间隙。优选地，所述金属栅极结构的高k介电层设置在所述第三区中的所述间隙中。优选地，该方法还包括：在所述第一外延层、所述第二外延层和所述第三外延层下面形成第四外延层；以及氧化所述第四外延层以形成氧化物层，其中，所述氧化物层的厚度大于所述介电层的厚度。根据本专利技术的另一方面，提供了一种多栅极半导体器件，包括：鳍元件，从衬底延伸；栅极结构，在所述鳍元件的沟道区上方延伸，其中，所述鳍元件的所述沟道区包括均被所述栅极结构的部分围绕的多个沟道半导体层；以及所述鳍元件的源极/漏极区，邻近所述栅极结构，其中所述源极/漏极区包括：第一半导体层、位于所述第一半导体层上方的介电层以及位于所述介电层上方的第二半导体层。优选地，该半导体器件还包括：第三半导体层，所述第三半导体层覆盖所述第一半导体层和所述第二半导体层以及与所述介电层的侧壁交界。优选地，所述第一半导体层包括Si，所述介电层包括氧化的SiGe，所述第二半导体层包括Si。优选地，所述栅极结构的高K栅极电介质设置在所述多个沟道半导体层的每个之间。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是制造根据本专利技术的各个方面提供的并且包括位于栅极下方的隔离区的多栅极器件及其部分的方法的流程图。图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12A、图13、图14、图15和图16是根据图1的方法的各个方面的器件200的实施例的等距视图；图12B和图17至图19是根据图1的方法的各个方面的器件200的实施例的对应于以上列出的各自的等距视图的截面图；图20是根据本专利技术的一个或多个方面的制造多栅极器件或其部分的另一方法的流程图；图21至图29、图30A和图31至图34是根据图20的方法的各个方面的器件200的实施例的等距视图；图30B、图35、图36和图37是根据图20的方法的各个方面的器件的实施例的对应于以上列出的各自的等距视图的截面图；图38是根据本专利技术的一个或多个方面的制造每个n型和p型多栅极器件及其部分的方法的流程图；图39A、图40A、图41A、图42A、图43A、图44A、图45A、图46A、图47A是根据图38的方法的各个方面的第一类型的器件的实施例的等距视图；图39B、图40B、图41B、图42B、图43B、图44B、图45B、图46B、图47B是根据图38的方法的各个方面的第二类型的器件的实施例的等距本文档来自技高网...

【技术保护点】
一种半导体器件制造的方法，包括：形成从衬底延伸的鳍，所述鳍具有源极/漏极区和沟道区，其中，所述鳍包括具有第一组分的第一外延层和位于所述第一外延层上的第二外延层，所述第二外延层具有第二组分；从所述鳍的所述源极/漏极区去除所述第二外延层以形成间隙；用介电材料填充所述间隙；以及在所述介电材料填充所述间隙的同时，在所述第一外延层的至少两个表面上生长另一外延材料以形成源极/漏极部件。

【技术特征摘要】
2015.06.30 US 14/788,1611.一种半导体器件制造的方法，包括：形成从衬底延伸的鳍，所述鳍具有源极/漏极区和沟道区，其中，所述鳍包括具有第一组分的第一外延层和位于所述第一外延层上的第二外延层，所述第二外延层具有第二组分；从所述鳍的所述源极/漏极区去除所述第二外延层以形成间隙；用介电材料填充所述间隙；以及在所述介电材料填充所述间隙的同时，在所述第一外延层的至少两个表面上生长另一外延材料以形成源极/漏极部件。2.根据权利要求1所述的方法，还包括：在所述第一外延层下面形成第三外延层；氧化所述第三外延层以形成氧化的第三外延层；其中，所述氧化的第三外延层在所述沟道区上的栅极的下方和所述源极/漏极部件的下方。3.根据权利要求1所述的方法，还包括：从所述鳍的所述沟道区去除所述第二外延层以形成另一间隙；以及在位于所述沟道区中的所述第一外延层上形成栅极结构，其中，在所述另一间隙中形成所述栅极结构的至少部分。4.根据权利要求1所述的方法，还包括：在形成所述鳍之前，实施到达所述衬底内部的防穿通(APT)离子注入；以及在实施所述APT离子注入之后以及在形成所述鳍之前，在所述衬底上方沉积所述第一外延层以及在所述第一外延层上方沉积所述第二外延层。5.根据权利要求1所述的方法，还包括：通过生长硅层来形成所述第一外延层；以及通过直接在所述硅...

【专利技术属性】
技术研发人员：江国诚，蔡庆威，卡洛斯·H·迪亚兹，王志豪，连万益，梁英強，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71