一种可切换高低速端口的FPGA板卡及服务器制造技术

本发明专利技术公开了一种可切换高低速端口的FPGA板卡及服务器，该FPGA板卡除了包括设置有第一高速收发器端口、第二高速收发器端口以及控制端口的FPGA芯片、电源、第一HS收发连接器、第二HS收发连接器、与电源连接的HS电源连接器，与控制端口连接的HS控制连接器，还包括第一IO端口以及与第一IO端口连接的第一LS收发连接器、第二IO端口以及与第二IO端口连接的第二LS收发连接器、与电源连接的LS电源连接器、用于切换控制信号的CPLD以及与CPLD的第二输入端连接的LS控制连接器，且还要求各相应连接器之间的信号定义相同，各相应连接器之间的相对位置以及距离相同。本发明专利技术能够使得高速收发器在总线支持的所有速率下工作，提高了FPGA板卡的整体性能。

【技术实现步骤摘要】

本专利技术涉及FPGA
，特别是涉及一种可切换高低速端口的FPGA板卡及服务器。
技术介绍
FPGA(FieldProgrammableGateArray，现场可变成门阵列)板卡上通常设置有FPGA芯片以及用于为所述FPGA芯片供电的电源。高端FPGA芯片通常包括高速收发器(包括对应于图1中的GXB_L端口和GXB_L端口)和GPIO(GeneralPurposeInputOutput，通用输入/输出端口，对应于图1中的IO_A端口和IO_B端口)两种端口。如图1所示，图1为本专利技术提供的一种FPGA板卡的结构示意图，FPGA板卡上还设置有分别一一对应于GXB_L端口、GXB_L端、电源以及CPLD连接的HS(HighSpeed，高速，与之对应的是LS，LowSpeed，低速)连接器。通常FPGA芯片的高速收发器和GPIO的带宽都有一定的范围，例如Altera公司10AX115系列的某个型号FPGA芯片的收发器带宽为1GT/s-17.4GT/s，低速GPIO的带宽为0GT/s-1.6GT/s。对于这种FPGA的高速收发器来说，它对于低于1Gbps的传输速率并不支持。当使用高端FPGA时，常将FPGA的高速收发器连接到某一高速总线，但当该总线支持多种速率且最低速率低于FPGA高速收发器支持的最低速率时，此时FPGA的高速收发器不能在总线支持的最低速率和高速收发器的最低速率之间的速率下进行工作，也即高速收发器不能在总线支持的所有速率下工作。因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
技术实现思路
本专利技术的目的是提供一种可切换高低速端口的FPGA板卡，能够使得高速收发器在总线支持的所有速率下工作，提高了FPGA板卡的整体性能；本专利技术的另一目的是提供一种包括上述可切换高低速端口的FPGA板卡的服务器。为解决上述技术问题，本专利技术提供了一种可切换高低速端口的FPGA板卡，该FPGA板卡包括设置有第一高速收发器端口、第二高速收发器端口以及控制端口的FPGA芯片、用于为所述FPGA芯片供电的电源、与所述第一高速收发器端口连接的第一HS收发连接器、与所述第二高速收发器端口连接的第二HS收发连接器、与所述电源连接的HS电源连接器，与所述控制端口连接的HS控制连接器，所述FPGA板卡还包括：第一IO端口以及与所述第一IO端口连接的第一LS收发连接器，所述第一LS收发连接器与所述第一HS收发连接器间的信号定义相同；第二IO端口以及与所述第二IO端口连接的第二LS收发连接器，所述第二LS收发连接器与所述第二HS收发连接器间的信号定义相同；与所述电源连接的LS电源连接器，所述LS电源连接器与所述HS电源连接器间信号定义相同；用于切换控制信号的CPLD以及与所述CPLD的第二输入端连接的LS控制连接器，所述CPLD的输出端与所述控制端口连接，所述CPLD的第一输入端与所述HS控制连接器连接，所述LS控制连接器与所述HS控制连接器间的信号定义相同；所述LS电源连接器、第一LS收发连接器、第二LS收发连接器以及LS控制连接器分别一一对应地位于所述HS电源连接器、第一HS收发连接器、第二HS收发连接器以及HS控制连接器的同一侧且间隔相同的距离。优选地，所述FPGA芯片为10AX115系列的FPGA芯片。优选地，所述FPGA芯片中的高速收发器支持的带宽范围为1GT/s-17.4GT/s。优选地，所述第一IO端口和所述第二IO端口以差分对的形式传输信号。为解决上述技术问题，本专利技术还提供了一种服务器，包括设置有电源连接器、第一收发连接器、第二收发连接器以及控制收发器的背板、总线以及CPU，所述背板通过所述总线与所述CPU进行数据传输，还包括如上述所述的可切换高低速端口的FPGA板卡。优选地，所述总线为UPI总线。本专利技术提供了一种可切换高低速端口的FPGA板卡及服务器，该FPGA板卡除了包括设置有第一高速收发器端口、第二高速收发器端口以及控制端口的FPGA芯片、用于为FPGA芯片供电的电源、与第一高速收发器端口连接的第一HS收发连接器、与第二高速收发器端口连接的第二HS收发连接器、与电源连接的HS电源连接器，与控制端口连接的HS控制连接器，还包括第一IO端口以及与第一IO端口连接的第一LS收发连接器、第二IO端口以及与第二IO端口连接的第二LS收发连接器、与电源连接的LS电源连接器、用于切换控制信号的CPLD以及与CPLD的第二输入端连接的LS电源连接器，且还要求各相应连接器之间的信号定义相同，各相应连接器之间的相对位置以及距离相同。可见，当数据传输的速率在高速收发器的支持带宽范围内时，可将HS电源连接器、第一HS收发连接器、第二HS收发连接器以及HS控制连接器接入背板来实现高速数据传输，当数据传输的速率在总线支持的最低速率和高速收发器的最低速率之间时，可将LS电源连接器、第一LS收发连接器、第二LS收发连接器以及LS控制连接器工作接入背板来实现低速数据传输，本专利技术能够使得高速收发器在总线支持的所有速率下工作，提高了FPGA板卡的整体性能。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术提供的一种FPGA板卡的结构示意图；图2为本专利技术提供的一种可切换高低速端口的FPGA板卡的结构示意图。具体实施方式本专利技术的核心是提供一种可切换高低速端口的FPGA板卡，能够使得高速收发器在总线支持的所有速率下工作，提高了FPGA板卡的整体性能；本专利技术的另一核心是提供一种包括上述可切换高低速端口的FPGA板卡的服务器。为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参照图2，图2为本专利技术提供的一种可切换高低速端口的FPGA板卡的结构示意图，该FPGA板卡包括：设置有第一高速收发器端口、第二高速收发器端口以及控制端口的FPGA芯片、用于为FPGA芯片供电的电源、与第一高速收发器端口连接的第一HS收发连接器、与第二高速收发器端口连接的第二HS收发连接器、与电源连接的HS电源连接器，与控制端口连接的HS控制连接器，FPGA板卡还包括：第一IO端口1以及与第一IO端口1连接的第一LS收发连接器2，第一LS收发连接器2与第一HS收发连接器间的信号定义相同；第二IO端口3以及与第二IO端口3连接的第二LS收发连接器4，第二LS收发连接器4与第二HS收发连接器间的信号定义相同；作为优选地，第一IO端口1和第二IO端口3以差分对的形式传输信号。可以理解的是，现有技术中的一些FPGA芯片是没有GPIO也即IO端口的，或者有的虽然有IO端口，但不是用来和外部总线进行数据传输的。因此，如果改进的FPGA芯片本身就有IO端口的话，则直接利用已有的在数据传输时闲置的I本文档来自技高网...

【技术保护点】
一种可切换高低速端口的FPGA板卡，该FPGA板卡包括设置有第一高速收发器端口、第二高速收发器端口以及控制端口的FPGA芯片、用于为所述FPGA芯片供电的电源、与所述第一高速收发器端口连接的第一HS收发连接器、与所述第二高速收发器端口连接的第二HS收发连接器、与所述电源连接的HS电源连接器，与所述控制端口连接的HS控制连接器，其特征在于，所述FPGA板卡还包括：第一IO端口以及与所述第一IO端口连接的第一LS收发连接器，所述第一LS收发连接器与所述第一HS收发连接器间的信号定义相同；第二IO端口以及与所述第二IO端口连接的第二LS收发连接器，所述第二LS收发连接器与所述第二HS收发连接器间的信号定义相同；与所述电源连接的LS电源连接器，所述LS电源连接器与所述HS电源连接器间信号定义相同；用于切换控制信号的CPLD以及与所述CPLD的第二输入端连接的LS控制连接器，所述CPLD的输出端与所述控制端口连接，所述CPLD的第一输入端与所述HS控制连接器连接，所述LS控制连接器与所述HS控制连接器间的信号定义相同；所述LS电源连接器、第一LS收发连接器、第二LS收发连接器以及LS控制连接器分别一一对应地位于所述HS电源连接器、第一HS收发连接器、第二HS收发连接器以及HS控制连接器的同一侧且间隔相同的距离。...

【技术特征摘要】
1.一种可切换高低速端口的FPGA板卡，该FPGA板卡包括设置有第一高速收发器端口、第二高速收发器端口以及控制端口的FPGA芯片、用于为所述FPGA芯片供电的电源、与所述第一高速收发器端口连接的第一HS收发连接器、与所述第二高速收发器端口连接的第二HS收发连接器、与所述电源连接的HS电源连接器，与所述控制端口连接的HS控制连接器，其特征在于，所述FPGA板卡还包括：第一IO端口以及与所述第一IO端口连接的第一LS收发连接器，所述第一LS收发连接器与所述第一HS收发连接器间的信号定义相同；第二IO端口以及与所述第二IO端口连接的第二LS收发连接器，所述第二LS收发连接器与所述第二HS收发连接器间的信号定义相同；与所述电源连接的LS电源连接器，所述LS电源连接器与所述HS电源连接器间信号定义相同；用于切换控制信号的CPLD以及与所述CPLD的第二输入端连接的LS控制连接器，所述CPLD的输出端与所述控制端口连接，所述CPLD的第一输入端与所述HS控制连接器连接，所述LS控制连接器与所述HS控制...

【专利技术属性】
技术研发人员：薛广营，黄振华，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南;41