一种高可靠性的栅极驱动电路制造技术

本发明专利技术提出了一种具有较高可靠性的栅极驱动电路设计，主要应用于液晶显示器的扫描线驱动。该电路在设计上对预充、下拉清空、上拉和维持等各功能模块均采用双重保护设计，即确保电路中任意一个元器件断路后依然能够正常工作，如果在生产过程中发现短路现象可利用镭射使器件断路进行修复，这样即可以提高生产的良率，也可以改善电路后期使用的信赖性。除此之外，电路设计上还实现了双驱切换单驱的功能，即对于双边驱动的液晶显示器，当一边的栅极驱动电路失效后可以将其关闭然后切换成单边驱动，确保单驱模式下液晶显示器依然能够正常工作。

【技术实现步骤摘要】

本专利技术涉及一种高可靠性的栅极驱动电路，属于液晶显示

技术介绍
由于液晶显示器窄边框应用的需求，目前主流的技术都是直接将原有的栅极芯片(gateIC)中的扫描线驱动功能直接集成在液晶显示器的阵列基板上，利用现有的薄膜晶体管制程制作具有移位寄存功能的栅极扫描电路。由于周边集成的栅极扫描电路使用了较多的薄膜晶体管而且排版密集，对生产良率产生了较大的影响，而且电路损坏后无法修复也成为了影响其量产良率的致命因素，尤其是对于大尺寸面板。如图1所示是目前产品设计采用的栅极扫描驱动电路设计，该电路中任意一颗薄膜晶体管TFT损坏后电路均无法工作，而且也无法进行修复。因此如何设计具有较高良率和较高信赖性的栅极扫描电路是目前一大技术难题，目前主流的面板厂商主要是通过改善工厂制程条件和薄膜晶体管的器件特性来解决该问题。本专利技术从电路设计的角度出发提出了一种具有较高可靠性的栅极驱动电路方案。
技术实现思路
专利技术目的：针对现有技术中存在的问题，本专利技术主要目的在于提供一种高可靠性的栅极驱动电路，即电路中任意一颗TFT元件损坏后电路依然能够正常工作，并使电路具有可修复性，以及可实现双边驱动切换成单边驱动。技术方案：为实现上述专利技术目的，本专利技术采用的技术方案是：一种高可靠性的栅极驱动电路，包括级联的多个栅极驱动单元，所述栅极驱动单元包括：第一预充模块，用于根据上一级扫描讯号和上一级时钟讯号在预充阶段拉升上拉控制节点的电位，在下拉清空阶段拉低上拉控制节点的电位，以及在维持阶段维持上拉控制节点低电位；第二预充模块，用于根据上两级扫描讯号在预充阶段拉升上拉控制节点的电压；上拉模块，用于根据本级时钟讯号和上拉控制节点的控制讯号在上拉阶段拉升本级扫描讯号，以及在下拉清空阶段拉低扫描讯号；第一维持模块，用于根据恒高电平讯号以及本级时钟讯号维持上拉控制节点及扫描控制节点低电位；下拉清空模块，用于根据下三级扫描讯号下拉清空上拉控制节点；第二维持模块，用于根据下两级时钟讯号下拉清空扫描控制节点，以及维持扫描控制节点低电位；以及自举电容模块，用于抬升上拉控制节点的电位。本专利技术实施例中，所述第一预充模块、第二预充模块、上拉模块、第一维持模块和下拉清空模块分别与上拉控制节点连接；所述上拉模块、第一维持模块和第二维持模块分别与栅极扫描控制节点连接；自举电容模块两端分别连接上拉控制节点和栅极扫描控制节点；所述第一预充模块输入上一级扫描讯号和上一级时钟讯号；所述第二预充模块输入上两级扫描讯号；所述上拉模块输入本级时钟讯号；所述第一维持模块输入高电位电压和本级时钟讯号；所述下拉清空模块输入下三级扫描控制讯号；所述第二维持模块输入下两级时钟讯号。上述实施例中，所述第一预充模块，包括第一晶体管，其栅极输入上一级时钟控制讯号，漏极输入上一级扫描讯号，源极与上拉控制节点连接；所述第二预充模块，包括第二晶体管，其栅极和漏极输入上两级扫描讯号，源极连接至上拉控制节点；所述上拉模块，包括第三晶体管和第四晶体管，第三晶体管和第四晶体管的栅极与上拉控制节点连接，漏极输入本级时钟讯号，源极与扫描控制节点连接；所述第一维持模块，包括第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管；第六晶体管的栅极和漏极输入高电位电压，源极与第二电路节点连接；第七晶体管的栅极与上拉控制节点连接，漏极与第二电路节点连接，源极与低电位电压连接；第八晶体管的栅极与第二电路节点连接，漏极与扫描控制节点连接，源极与低电位电压连接；第九晶体管的栅极输入本级时钟讯号，漏极与上拉控制节点连接，源极与第十晶体管的漏极连接；第十晶体管的栅极与第二电路节点连接，源极与扫描控制节点连接；所述下拉清空模块，包括第十一晶体管，其栅极输入下三级扫描讯号，漏极与上拉控制节点连接，源极与低电位电压连接；所述第二维持模块，包括第十二晶体管，其栅极输入下两级时钟讯号，漏极与扫描控制节点连接，源极与低电位电压连接；所述自举电容模块，包括自举电容，一端连接上拉控制节点，一端连接扫描控制节点。本专利技术实施例中，所述栅极驱动单元还包括：第一清空重置模块，用于根据第一清空重置讯号拉低上拉控制节点电位；以及第二清空重置模块；用于根据第二清空重置讯号拉低扫描控制节点电位。上述实施例中，所述第一清空重置模块，包括第十三晶体管和第十四晶体管，第十三晶体管的栅极输入第一清空重置讯号，漏极与上拉控制节点连接，源极与低电位电压连接；第十四晶体管的栅极输入第一清空重置讯号，漏极与第二电路节点连接，源极与低电位电压连接；所述第二清空重置模块，包括第十五晶体管，其栅极输入第二清空重置讯号，漏极与扫描控制节点连接，源极与低电位电压连接。在本专利技术另一实施例中，所述第一维持模块，包括第六晶体管、第七晶体管、第八晶体管和第九晶体管；第六晶体管的栅极和漏极输入高电位电压，源极与第二电路节点连接；第七晶体管的栅极与上拉控制节点连接，漏极与第二电路节点连接，源极与低电位电压连接；第八晶体管的栅极与第二电路节点连接，漏极与扫描控制节点连接，源极与低电位电压连接；第九晶体管的栅极输入本级时钟讯号，漏极与上拉控制节点连接，源极与扫描控制节点连接。本专利技术的实施例中，上拉模块中的第三晶体管和第四晶体管之间留有可用于镭射切割的矩形区域，第三晶体管和第四晶体管的漏极连接点及源极连接点位于所述矩形区域内。第三晶体管和第四晶体管中任一元件损坏，均可进行镭射切割修复。有益效果：与现有的技术方案相比，本专利技术具有如下优点：1.在电路设计上主要功能模块均采用双重设计，即同时设计有两个模块可实现预充、下拉清空、维持的功能，这样即使其中一个失效电路依然能够正常工作；2.设计上将上拉功能模块的元件在版图上独立成两个元件，这样如果其中一个短路或者断路均可以确保电路正常工作；3.引入两个清空重置讯号，即电路内部节点和栅极扫描讯号Gn的清空重置单独控制，这样可以实现双驱切换成单驱。附图说明图1为现有技术中栅极驱动单元的电路示意图。图2为本专利技术实施例1中栅极驱动单元的电路示意图。图3为图2所示电路的正常驱动波形示意图。图4为图2所示电路在双驱切换单驱时所采用的驱动波形示意图。图5为图2中上拉模块的两个TFT元件的版图设计示意图。图6为本专利技术实施例2中栅极驱动单元的电路示意图。具体实施方式下面结合具体实施例，进一步阐明本专利技术，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围，在阅读了本专利技术之下，本领域技术人员对本专利技术的各种等价形式的修改均落于本申请所附权利要求所限定的范围。本专利技术实施例提供的一种高可靠性的栅极驱动电路，包括级联的多个栅极驱动单元，每个栅极驱动单元包括：第一预充模块，用于根据上一级扫描讯号和上一级时钟讯号在预充阶段拉升上拉控制节点的电位，在下拉清空阶段拉低上拉控制节点的电位，以及在维持阶段维持上拉控制节点低电位；第二预充模块，用于根据上两级扫描讯号在预充阶段拉升上拉控制节点的电压；上拉模块，用于根据本级时钟讯号和上拉控制节点的控制讯号在上拉阶段拉升本级扫描讯号，以及在下拉清空阶段拉低扫描讯号；第一维持模块，用于根据恒高电平讯号以及本级时钟讯号维持上拉控制节点及扫描控制节点低电位；下拉清空模块，用于根据下三级扫描讯号下拉清空上拉控制节点；第二维持模块，用于根据下两级时钟讯号下拉清空本文档来自技高网...

【技术保护点】
一种高可靠性的栅极驱动电路，包括级联的多个栅极驱动单元，其特征在于：所述栅极驱动单元包括：第一预充模块（01），用于根据上一级扫描讯号（Gn‑1）和上一级时钟讯号（CKm‑1）在预充阶段拉升上拉控制节点（netAn）的电位，在下拉清空阶段拉低上拉控制节点（netAn）的电位，以及在维持阶段维持上拉控制节点（netAn）低电位；第二预充模块（02），用于根据上两级扫描讯号（Gn‑2）在预充阶段拉升上拉控制节点（netAn）的电压；上拉模块（03），用于根据本级时钟讯号（CKm）和上拉控制节点（netAn）的控制讯号在上拉阶段拉升扫描讯号，以及在下拉清空阶段拉低扫描讯号；第一维持模块（05），用于根据恒高电平讯号（VGH）以及本级时钟讯号（CKm）维持上拉控制节点（netAn）及扫描控制节点（Gn）低电位；下拉清空模块（06），用于根据下三级扫描讯号（Gn+3）下拉清空上拉控制节点（netAn）；第二维持模块（07），用于根据下两级时钟讯号（CKm+2）下拉清空扫描控制节点，以及维持扫描控制节点（Gn）低电位；以及自举电容模块（10），用于抬升上拉控制节点（netAn）的电位。

【技术特征摘要】
1.一种高可靠性的栅极驱动电路，包括级联的多个栅极驱动单元，其特征在于：所述栅极驱动单元包括：第一预充模块（01），用于根据上一级扫描讯号（Gn-1）和上一级时钟讯号（CKm-1）在预充阶段拉升上拉控制节点（netAn）的电位，在下拉清空阶段拉低上拉控制节点（netAn）的电位，以及在维持阶段维持上拉控制节点（netAn）低电位；第二预充模块（02），用于根据上两级扫描讯号（Gn-2）在预充阶段拉升上拉控制节点（netAn）的电压；上拉模块（03），用于根据本级时钟讯号（CKm）和上拉控制节点（netAn）的控制讯号在上拉阶段拉升扫描讯号，以及在下拉清空阶段拉低扫描讯号；第一维持模块（05），用于根据恒高电平讯号（VGH）以及本级时钟讯号（CKm）维持上拉控制节点（netAn）及扫描控制节点（Gn）低电位；下拉清空模块（06），用于根据下三级扫描讯号（Gn+3）下拉清空上拉控制节点（netAn）；第二维持模块（07），用于根据下两级时钟讯号（CKm+2）下拉清空扫描控制节点，以及维持扫描控制节点（Gn）低电位；以及自举电容模块（10），用于抬升上拉控制节点（netAn）的电位。2.根据权利要求1所述的高可靠性的栅极驱动电路，其特征在于：所述第一预充模块（01）、第二预充模块（02）、上拉模块（03）、第一维持模块（05）和下拉清空模块（06）分别与上拉控制节点（netAn）连接；所述上拉模块（03）、第一维持模块（05）和第二维持模块分别与栅极扫描控制节点（Gn）连接；自举电容模块（10）两端分别连接上拉控制节点（netAn）和栅极扫描控制节点（Gn）；所述第一预充模块（01）输入上一级扫描讯号（Gn-1）和上一级时钟讯号（CKm-1）；所述第二预充模块（02）输入上两级扫描讯号（Gn-2）；所述上拉模块（03）输入本级时钟讯号（CKm）；所述下拉清空模块（06）输入下三级扫描控制讯号（Gn+3）；所述第二维持模块（07）输入下两级时钟讯号（CKm+2）。3.根据权利要求2所述的高可靠性的栅极驱动电路，其特征在于：所述第一预充模块（01），包括第一晶体管（M1），其栅极输入上一级时钟控制讯号（CKm-1），漏极输入上一级扫描讯号（Gn-1），源极与上拉控制节点（netAn）连接；所述第二预充模块（02），包括第二晶体管（M1A），其栅极和漏极输入上两级扫描讯号（Gn-2），源极连接至上拉控制节点（netAn）；所述上拉模块（03），包括第三晶体管（M10A）和第四晶体管（M10B），第三晶体管（M10A）和第四晶体管（M10B）的栅极与上拉控制节点（netAn）连接，漏极输入本级时钟讯号（CKm），源极与扫描控制节点（Gn）连接；所述第一维持模块（05），包括第六晶体管（M5）、第七晶体管（M6）、第八晶体管（M13）、第九晶体管（M8A）和第十晶体管（M8B）；第六晶体管（M5）的栅极和漏极输入高电位电压（VGH），源极与第二电路节点（netBn）连接；第七晶体管（M6）的栅极与上拉控制节点（netAn）连接，漏极与第二电路节点（netBn）连接，源极与低电位电压（VSS）连接；第八晶体管（M13）的栅极与第二电路节点（netBn）连接，漏极与扫描控制节点（Gn）连接，源极与低电位电压（VSS）连接；第九晶体管（M8A）的栅极输入本级时钟讯号（CKm），漏极与上拉控制节点（netAn）连接，源极与第十晶体管（M8B）的漏极连接；第十晶体管（M8B）的栅极与第二电路节点（netBn）连接，源极与扫描控制节点（Gn）连接；所述下拉清空模块（06），包括第十一晶体管（M9），其栅极输入下三级扫描讯号（Gn+3），漏极与上...

【专利技术属性】
技术研发人员：戴超，
申请(专利权)人：南京华东电子信息科技股份有限公司，
类型：发明
国别省市：江苏;32