高密度线路芯片封装工艺制造技术

高密度线路芯片封装工艺，涉及半导体封装工艺技术领域，其包括以下步骤：电镀：依照芯片的线路的图案在铜基板正面电镀形成电镀层，该电镀层作为所述线路；粘晶通电：粘接晶粒并在晶粒与所述线路的焊位之间焊线以实现电连接；塑封：在铜基板正面注塑形成塑胶保护层。本发明专利技术的高密度线路芯片封装工艺中，采用电镀的方式来制作芯片的线路，而非传统的在铜基板上蚀刻的方式，由于电镀工艺的特点，能做出更细的线路，故可使芯片的线路设计得更加密集，也能够更加灵活地设计芯片的线路，实现芯片的高密度线路。

【技术实现步骤摘要】

本专利技术涉及半导体封装

技术介绍
现有的以引线框为基片的芯片封装工艺中，是利用铜基板蚀刻出芯片的线路，如果芯片的线路简单、密度低，此种工艺没什么问题。然而，对于线路复杂、密度高的芯片，利用铜基板来蚀刻处芯片的线路的弊端就凸显出来了。如果线路或脚仔太密集，在保证尺寸不过分增大的情况下，线路就需要做得很细，而蚀刻的工艺受铜材厚底和蚀刻因子的限制，无法做到很小的线路蚀刻间隙，这就限制了芯片的线路的密度，无法将线路设计得太密集，不能灵活地设计芯片的线路。
技术实现思路
有鉴于此，本专利技术提出一种高密度线路芯片封装工艺，其可使芯片的线路设计得更加密集，能够更加灵活地设计芯片的线路。为实现上述目的，本专利技术提供以下技术方案。高密度线路芯片封装工艺，包括以下步骤：电镀：依照芯片的线路的图案在铜基板正面电镀形成电镀层，该电镀层作为所述线路；粘晶通电：粘接晶粒并在晶粒与所述线路的焊位之间焊线以实现电连接；塑封：在铜基板正面注塑形成塑胶保护层。本专利技术的高密度线路芯片封装工艺中，采用电镀的方式来制作芯片的线路，而非传统的在铜基板上蚀刻的方式，因此不再受制于蚀刻工艺中铜材厚底和蚀刻因子，由于电镀工艺的特点，能做出更细的线路，故可使芯片的线路设计得更加密集，也能够更加灵活地设计芯片的线路，实现芯片的高密度线路。芯片的线路包括导线、焊线焊位和锡球焊位。较佳地，电镀步骤为：依照晶粒粘接区域的图案和芯片的线路的图案在铜基板正面电镀形成电镀层，该电镀层部分作为所述线路，部分作为晶圆底座；粘晶通电步骤中，将晶粒粘接在晶圆底座上。较佳地，在塑封步骤之前，还包括以下步骤：微蚀：轻微蚀刻铜基板正面，以将所述电镀层边缘下方的铜部分蚀去，形成锁胶槽。形成锁胶槽后，在后续的塑封步骤中注塑时，胶料会流入锁胶槽内，凝固形成塑胶保护层后，将扣住所述电镀层，在注塑后，塑胶能更好的与引线框基片(即电镀层)结合，避免出现塑胶保护层与引线框脱离，塑胶保护层与电镀层这样牢固地结合，在后续的粘接锡球等工序操作时可避免电镀层脱落，保证封装形成的芯片的可靠性。较佳地，微蚀步骤在电镀步骤之后，粘晶通电步骤之前。利用电镀层本身的抗蚀性，不需要贴膜、曝光和显影来保护电镀层。微蚀步骤在粘接晶粒和焊线之前，更具有实际操作的可能和价值，不会对晶粒和所焊的线造成损伤。较佳地，在塑封步骤之后，还包括以下步骤：全蚀：将铜基板全部蚀去；制作背面保护层：在芯片背面的相应位置涂覆保护层，此保护层作为背面保护层；制作外脚：在芯片背面的相应位置制作外脚，外脚与所述线路的相应位置连接。较佳地，所述背面保护层为焊接掩膜，制作外脚步骤具体地：在芯片背面的相应位置粘贴锡球作为外脚，锡球与所述线路的相应位置连接。附图说明图1为本专利技术的高密度线路芯片封装工艺的步骤示意图；图2为图2中A处的放大示意图；图3为图2中B处的放大示意图；图4为采用本专利技术的高密度线路芯片封装工艺制成的芯片的部分线路的示意图。附图标记包括：铜基板1，芯片的线路2，导线21，焊线焊位22，锡球焊位23，晶圆底座3，锁胶槽4，晶粒5，导线6，塑胶保护层7，焊接掩膜8，锡球9。具体实施方式以下结合具体实施例对本专利技术作详细说明。如图1所示，本实施例的高密度线路芯片封装工艺包括如下步骤：电镀：在铜基板1正面依照芯片的线路2的图案电镀形成作为线路2的电镀层。线路2参见图4，线路2包括导线21(与焊接的导线6不同)、焊线焊位22和锡球焊位23，焊线焊位22用于焊接导线6，锡球焊位23用于粘接锡球9，图1中为简洁示出工艺过程，对线路2的表示不完全，线路2具体参见图4。本实施例中，在该步骤中，还可一同电镀形成晶圆底座3，具体为，依照晶粒5粘接区域(即晶圆底座3)的图案和芯片的线路2的图案在铜基板1正面电镀形成电镀层，该电镀层部分作为所述线路2，部分作为晶圆底座3。电镀步骤对应图1中的a，具体操作可以为，在铜基板1两面贴上感光膜，然后曝光、显影，将底片上的线路2的图案和晶粒5粘接区域的图案转移到铜基板1正面的感光膜上，然后进行电镀形成电镀层。采用电镀的方式来制作芯片的线路2，而非传统的在铜基板1上蚀刻的方式，因此不再受制于蚀刻工艺中铜材厚底和蚀刻因子，由于电镀工艺的特点，能做出更细的线路2，故可使芯片的线路2设计得更加密集。参见图4，采用电镀工艺来制作线路2，能够让导线21的位置和形状更灵活，可轻松穿梭在锡球焊位23之间狭小的缝隙中，因此能够更加灵活地设计芯片的线路2，实现芯片的高密度线路。需要说明的是，也可不电镀形成晶圆底座3，采用其他方式来制作粘接晶粒5的位置，例如粘贴晶粒5使用绝缘晶粒粘贴胶纸，这样就可以设计线路2在晶粒5下面，从而实现更高密度；或者电镀形成各种形状的晶圆底座3在铜基板1背面，在背蚀后形成晶圆底座3。采用其他方式制作粘接晶粒5的位置的时候，后续工艺步骤中也作适应性调整，具体视采用何种方式来制作粘接晶粒5的位置而定，在此不详细展开说明。微蚀：轻微蚀刻铜基板1正面，以将所述电镀层边缘下方的铜部分蚀去，形成锁胶槽4。结合图1中的b和图2，将铜基板1正面蚀去一层，从而使作为线路2和晶圆底座3的电镀层的边缘的下方出现缝隙，该缝隙即为锁胶槽4。粘晶通电：将晶粒5粘接在晶圆底座3上，并在晶粒5与线路2的焊位之间焊接导线6，以实现晶粒5与线路2之间的电连接。如图1中c所示。塑封：在铜基板1正面注塑形成塑胶保护层7。如图1中d所示。注塑时的胶料会流入填充锁胶槽4，固化后形成扣住电镀层的结构，从图3中可清晰地看出，在注塑后，塑胶能更好的与引线框基片(即电镀层)结合，避免出现塑胶保护层7与引线框脱离，塑胶保护层7与电镀层这样牢固地结合，在后续的粘接锡球9等工序操作时可避免电镀层脱落，保证封装形成的芯片的可靠性。全蚀：将铜基板1全部蚀去。如此线路2可正常工作，不通过铜基板1造成短路。此外，由于所有的铜都被蚀去了，不会有因铜氧化导致封装产品出现铜与胶体分层的风险，使封装形成的芯片的可靠性更高。此步骤如图1中e所示。制作背面保护层：在芯片背面的相应位置涂覆保护层，此保护层作为背面保护层。本实施例中，背面保护层为焊接掩膜8，俗称绿油。由于铜基板1都被蚀去了，作为线路2和晶圆底座3的电镀层就露出来了，涂覆背面保护层后，可保护线路2和晶粒5。背面保护层并非覆盖整个背面，只覆盖相应的位置，需预留制作外脚的位置，为此，制作背面保护层时，先在芯片背面贴上感光膜，然后曝光显影使得需要涂覆背面保护层的位置露出来，之后涂上焊接掩膜8，经常规处理硬化后即可。制作外脚：在芯片背面相应位置制作外脚，具体为粘接锡球9，锡球9与线路2的相应位置连接，以实现芯片与外部电路的连通。制作背面保护层和外脚如图1中的f所示。以上所揭露的仅为本专利技术创造的优选实施例而已，当然不能以此来限定本专利技术创造之权利范围，因此依本专利技术创造申请专利范围所作的等同变化，仍属本专利技术创造所涵盖的范围。本文档来自技高网...

【技术保护点】
高密度线路芯片封装工艺，其特征是，包括以下步骤：电镀：依照芯片的线路的图案在铜基板正面电镀形成电镀层，该电镀层作为所述线路；粘晶通电：粘接晶粒并在晶粒与所述线路的焊位之间焊线以实现电连接；塑封：在铜基板正面注塑形成塑胶保护层。

【技术特征摘要】
1.高密度线路芯片封装工艺，其特征是，包括以下步骤：电镀：依照芯片的线路的图案在铜基板正面电镀形成电镀层，该电镀层作为所述线路；粘晶通电：粘接晶粒并在晶粒与所述线路的焊位之间焊线以实现电连接；塑封：在铜基板正面注塑形成塑胶保护层。2.根据权利要求1所述的高密度线路芯片封装工艺，其特征是，电镀步骤为：依照晶粒粘接区域的图案和芯片的线路的图案在铜基板正面电镀形成电镀层，该电镀层部分作为所述线路，部分作为晶圆底座；粘晶通电步骤中，将晶粒粘接在晶圆底座上。3.根据权利要求1或2所述的高密度线路芯片封装工艺，其特征是，在塑封步骤之前，还包括以下步骤：微蚀：轻微蚀刻铜基板正面，以...

【专利技术属性】
技术研发人员：林英洪，林永强，胡冠宇，
申请(专利权)人：乐依文半导体东莞有限公司，
类型：发明
国别省市：广东;44