射频放大器模块以及制造射频放大器模块的方法技术

放大器模块包括模块衬底。导电互连结构和放大器装置耦合到该模块衬底的顶部表面。该互连结构部分覆盖该模块衬底顶部表面以限定该顶部表面处的无导体区。该放大器装置包括：半导体衬底；晶体管；导电特征，该导电特征耦合到该半导体衬底的底部表面且耦合到这些互连结构中的至少一个互连结构；以及滤波器电路，该滤波器电路电耦合到该晶体管。该导电特征仅部分覆盖该半导体衬底底部表面以限定跨越该底部表面的一部分的无导体区。该无导体区与该模块衬底顶部表面处的这些无导体区中的至少一个无导体区对准。该滤波器电路包括形成于该半导体衬底顶部表面的一部分上的无源组件，该半导体衬底顶部表面的一部分在该无导体区的正对面。

【技术实现步骤摘要】
相关申请案本申请案是2015年3月24日提交的第14/666,999号共同待决的美国专利申请案的部分继续申请案。
本文中描述的标的物的实施例大体上涉及射频(RF)放大器，且更确切地说，涉及包括阻抗匹配电路的RF放大器。
技术介绍
典型的高功率射频(RF)半导体装置可以包括一个或多个输入引线、一个或多个输出引线、一个或多个晶体管、将该输入引线耦合到该晶体管的焊线阵列以及将该晶体管耦合到该输出引线的焊线阵列。焊线阵列在高频率下具有大量电感，并且此类电感可以被分解到装置的输入和输出电路(例如，阻抗匹配电路)的设计中。在一些情况下，输入和输出电路可以包含于包含装置的晶体管的同一封装中。更具体地说，封装内输入阻抗匹配电路可以耦合在装置的输入引线与晶体管的控制端(例如，栅极)之间，并且封装内输出阻抗匹配电路可以耦合在晶体管的导电端(例如，漏极)与装置的输出引线之间。输入和输出电路中的每一个电路可以包括一个或多个电容性元件以及焊线阵列中固有的电感，这些电感将这些电容性元件与装置的晶体管以及与输入和输出引线互连。焊线阵列可以被设计成充当具有相对较高Q(品质)因数的电感器，这是获得高效放大器所需的。然而，焊线阵列通常在各个装置组件之间引起不合需要的电感耦合。另外，将此类焊线阵列包括在RF装置中要求使用相对复杂的后端装配过程，这些后端装配过程使用在半导体工业中不常用的昂贵设备。例如，焊线阵列附接设备必须被配置成准确地定形和隔开每个焊线以便实现所需电感。电感耦合特性以及与将焊线阵列包括在RF放大器装置中相关联的后端装配成本会不利地影响装置性能和成本。
技术实现思路
根据本专利技术的一个方面，提供一种放大器模块，包括：模块衬底，所述模块衬底具有顶部模块衬底表面和底部模块衬底表面；多个第一导电互连结构，所述多个第一导电互连结构耦合到所述顶部模块衬底表面，其中所述多个第一导电互连结构仅部分覆盖所述顶部模块衬底表面以限定所述顶部模块衬底表面处的多个无导体区；以及放大器装置，所述放大器装置耦合到所述模块衬底顶部表面，其中所述放大器装置包括：半导体衬底，所述半导体衬底具有顶部半导体衬底表面和底部半导体衬底表面，晶体管，第一导电特征，所述第一导电特征耦合到所述底部半导体衬底表面和且耦合到所述第一导电互连结构中的至少一个第一导电互连结构，其中所述第一导电特征仅部分覆盖所述底部半导体衬底表面以限定跨越所述底部半导体衬底表面的第一部分的第一无导体区，并且其中所述第一无导体区与所述顶部模块衬底表面处的所述多个无导体区中的至少一个无导体区对准，以及第一滤波器电路，所述第一滤波器电路电耦合到所述晶体管，其中所述第一滤波器电路包括形成于所述顶部半导体衬底表面的一部分上的第一无源组件，所述顶部半导体衬底表面的一部分在所述第一无导体区的正对面。根据本专利技术的另一个方面，提供一种形成放大器模块的方法，所述方法包括以下步骤：将多个第一导电互连结构耦合到模块衬底的顶部模块衬底表面，其中所述多个第一导电互连结构仅部分覆盖所述顶部模块衬底表面以限定所述顶部模块衬底表面处的多个无导体区；以及将放大器装置耦合到所述模块衬底顶部表面，其中所述放大器装置包括：半导体衬底，所述半导体衬底具有顶部半导体衬底表面和底部半导体衬底表面，第一导电特征，所述第一导电特征耦合到所述底部半导体衬底表面且耦合到所述第一导电互连结构中的至少一个第一导电互连结构，其中所述第一导电特征仅部分覆盖所述底部半导体衬底表面以限定跨越所述底部半导体衬底表面的第一部分的第一无导体区，并且其中所述第一无导体区与所述顶部模块衬底表面处的所述多个无导体区中的至少一个无导体区对准，晶体管，所述晶体管形成于所述顶部半导体衬底表面处，以及第一滤波器电路，所述第一滤波器电路电耦合到所述第二导电端，其中所述第一滤波器电路包括形成于所述顶部半导体衬底表面的一部分上的第一无源组件，所述顶部半导体衬底表面的一部分在所述第一无导体区的正对面。附图说明可以结合以下图式考虑，通过参考具体实施方式和权利要求书得出标的物的更完整理解，其中遍及各图的类似附图标记指代相似元件。图1是根据实例实施例的具有输入和输出电路的RF放大器的示意图；图2是根据另一实例实施例的具有输入和输出电路的RF放大器的示意图；图3是根据又另一实例实施例的具有输入和输出电路的RF放大器的示意图；图4是根据实例实施例的根据实例实施例的半导体管芯的一部分的俯视图，该半导体管芯包括两个放大器路径的部分；图5是根据实施例的图4中的管芯的仰视图；图6是沿着线6-6截取的图4中的管芯的横截面侧视图；图7是根据实施例的具有环绕式终端的半导体管芯的实施例的横截面侧视图；图8是沿着线8-8截取的图4中的管芯的横截面侧视图；图9是沿着线9-9截取的图4中的管芯的横截面侧视图；图10是区域10中的图4中的管芯的放大俯视图；图11是根据实例实施例的制造和封装放大器并且将放大器并入到放大器系统中的方法的流程图；图12至16示出根据实例实施例的在制造和封装放大器并且将放大器并入到放大器系统中的过程中放大器的各个视图；图17是示出针对常规电感器和根据实施例实施的电感器的相对于频率的电感器品质(Q)因数的图表；图18是根据实施例的多尔蒂功率放大器的框图；图19是根据实施例的放大器系统的框图；图20是根据实例实施例的制造包括放大器系统的放大器模块的方法的流程图；以及图21至26示出根据实例实施例的在制造放大器模块的过程中的放大器模块的各个视图。具体实施方式本专利技术的标的物的实施例包括具有高Q阻抗匹配电路电感器的放大器，该高Q阻抗匹配电路电感器不使用焊线阵列实施。另外，本专利技术的标的物的实施例包括在具有图案化背垫金属的半导体衬底上实施的放大器，其中该背垫金属的物理间隔开的部分还可以提供不同的输入、输出和接地端口。如下文将说明，各种实施例可以在RF放大器装置中实现焊线阵列的大量减少或完全消除，同时获得高效率。与使用常规RF放大器设计和制造技术可实现的制造成本和集成水平相比，这可以引起显著减少的制造成本和更高的集成水平。图1是RF放大器装置100的示意图。在实施例中，装置100包括输入端102、输出端104、一个或多个参考电压端106(图1中仅示出的这些参考电压端中的一个参考电压端)、射频(RF)冷点端108、输入电路110、晶体管120以及输出电路130。尽管晶体管120以及输入和输出电路110、130的各个元件被示为单个组件，但是描述仅出于易于说明的目的。本领域的技术人员将基于本文中的描述理解，晶体管120和/或输入和输出电路110、130中的某些元件各自可以实施为多个组件(例如，彼此并联或串联连接)。下文对晶体管120以及输入和输出电路110、130中的各个元件的描述并不意图将本专利技术的标的物的范围仅限制于所示出的实施例。晶体管120是装置100的主要有源组件。晶体管120包括控制端以及第一和第二导电端，其中导电端通过可变导电性沟道在空间上电气分离。例如，晶体管120可以是场效应晶体管(FET)(例如，金属氧化物半导体FET(MOSFET)、横向扩散MOSFET(LDMOSFET)、高电子迁移率晶体管(HEMT)等等)，该场效应晶体管包括栅极(控制端)、源极(第一导电端)和漏极(第二导电端)。可替本文档来自技高网...

【技术保护点】
一种放大器模块，其特征在于，包括：模块衬底，所述模块衬底具有顶部模块衬底表面和底部模块衬底表面；多个第一导电互连结构，所述多个第一导电互连结构耦合到所述顶部模块衬底表面，其中所述多个第一导电互连结构仅部分覆盖所述顶部模块衬底表面以限定所述顶部模块衬底表面处的多个无导体区；以及放大器装置，所述放大器装置耦合到所述模块衬底顶部表面，其中所述放大器装置包括：半导体衬底，所述半导体衬底具有顶部半导体衬底表面和底部半导体衬底表面，晶体管，第一导电特征，所述第一导电特征耦合到所述底部半导体衬底表面和且耦合到所述第一导电互连结构中的至少一个第一导电互连结构，其中所述第一导电特征仅部分覆盖所述底部半导体衬底表面以限定跨越所述底部半导体衬底表面的第一部分的第一无导体区，并且其中所述第一无导体区与所述顶部模块衬底表面处的所述多个无导体区中的至少一个无导体区对准，以及第一滤波器电路，所述第一滤波器电路电耦合到所述晶体管，其中所述第一滤波器电路包括形成于所述顶部半导体衬底表面的一部分上的第一无源组件，所述顶部半导体衬底表面的一部分在所述第一无导体区的正对面。

【技术特征摘要】
2015.08.21 US 14/832,5251.一种放大器模块，其特征在于，包括：模块衬底，所述模块衬底具有顶部模块衬底表面和底部模块衬底表面；多个第一导电互连结构，所述多个第一导电互连结构耦合到所述顶部模块衬底表面，其中所述多个第一导电互连结构仅部分覆盖所述顶部模块衬底表面以限定所述顶部模块衬底表面处的多个无导体区；以及放大器装置，所述放大器装置耦合到所述模块衬底顶部表面，其中所述放大器装置包括：半导体衬底，所述半导体衬底具有顶部半导体衬底表面和底部半导体衬底表面，晶体管，第一导电特征，所述第一导电特征耦合到所述底部半导体衬底表面和且耦合到所述第一导电互连结构中的至少一个第一导电互连结构，其中所述第一导电特征仅部分覆盖所述底部半导体衬底表面以限定跨越所述底部半导体衬底表面的第一部分的第一无导体区，并且其中所述第一无导体区与所述顶部模块衬底表面处的所述多个无导体区中的至少一个无导体区对准，以及第一滤波器电路，所述第一滤波器电路电耦合到所述晶体管，其中所述第一滤波器电路包括形成于所述顶部半导体衬底表面的一部分上的第一无源组件，所述顶部半导体衬底表面的一部分在所述第一无导体区的正对面。2.根据权利要求1所述的放大器模块，其特征在于，另外包括一个或多个另外的放大器系统组件，所述放大器系统组件耦合到所述模块衬底顶部表面并且电耦合到所述放大器装置，其中所述一个或多个另外的放大器系统组件选自功率分配器、功率组合器、移相器、衰减器、用于数字控制相移的模块、用于数字控制衰减的模块、控制器、偏置电路、存储器装置、功率计和温度传感器。3.根据权利要求1所述的放大器模块，其特征在于，另外包括：多个第二导电互连结构，所述多个第二导电互连结构耦合到所述底部模块衬底表面；以及多个第三导电互连结构，所述多个第三导电互连结构耦合在所述第一导电互连结构与所述第二导电互连结构之间，其中所述第三导电互连结构中的每一个第三导电互连结构选自穿衬底通孔(TSV)和环绕式终端。4.根据权利要求1所述的放大器模块，其特征在于，另外包括：包封剂，所述包封剂涂覆在所述顶部半导体衬底表面上且涂覆在所述顶部模块衬底表面上。5.根据权利要求1所述的放大器模块，其特征在于，另外包括：所述模块衬底中的体导电结构，所述体导电结构在所述顶部模块衬底表面与所述底部模块衬底表面之间延伸并且耦合到所述第一导电特征。6.根据权利要求1所述的放大器模块，其特征在于，所述第一无源组件是螺旋电感器，所述螺旋电感器包括形成于所述顶部半导体衬底表面上的一个或多个导电层的部分。7.根据权利要求1所述的放大器模块，其特征在于，所述第一滤波器电路选自低通滤波器电路、高通滤波器电路和带通滤波器电路。8.根据权利要求1所述的放大器模块，其特征在于：所述晶体管包括第一控制端、第一导电端以及第二导电端；所述第一导电端电耦合到所述第一导电特征；所述第一滤波器电路电耦合到所述第二导电端；以及所述放大器模块另外包括：第二导电特征，所述第二导电特征耦合到所述底部半导体衬底表面，其中所述第二导电特征跨越所述第一无导体区与所述第一导电特征物理地分离，并且其中所述第二导电端电耦合到所述第二导电特征且电耦合到所述第一导电互连结构中的至少一个第一导电互连结构。9.根据权利要求8所述的放大器模块，其特征在于，所述半导体衬底是高电阻率衬底，并且所述第二导电端通过至少一个导电结构电耦合到所述第二导电特征，所述至少一个导电结构选自穿衬底通孔(TSV)和环绕式终端。10.根据权利要求8所述的放大器模块，其特征在于：所述第一无源组件是具有第一和第二电感器端的第一电感器，所述第一电感器端电耦合到所述第二导电端且电耦合到所述第二导电特征，所述第一滤波器电路另外包括具有第一和第二电容器板的电容器，所述第一电容器板在射频...

【专利技术属性】
技术研发人员：杰弗里·凯文·琼斯，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US