用于非易失性存储器的冗余系统技术方案

描述了一种用于非易失性存储器(NVM)的冗余方案。该冗余方案提供用于在非易失性存储器中使用缺陷单元以提高成品率的手段。算法基于当在单元组中检测到缺陷单元时，针对将要被编程至单元组的数据将编程数据反相。缺陷单元被偏置为逻辑状态“1”或“0”，其被有效地预设以存储其偏置逻辑状态。待被存储在缺陷单元中的、具有与该单元的偏置逻辑状态互补的逻辑状态的数据位导致编程数据被反相并且被编程。反相状态位被编程，以指示编程数据的反相后的状态。在读取期间，反相状态位使得已存储的数据将被重新反相为其原始的编程数据状态。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求在2014年1月23日提交的美国申请第14/162,380号的优先权，该美国申请第14/162,380号是在2013年1月14日提交的美国专利申请第13/740,747号的部分延续案，该美国专利申请第13/740,747号是在2010年7月26日提交的第12/843,498号的延续案，并且本申请要求在2009年7月27日提交的美国临时专利申请第61/228,704号的优先权权益，该美国申请第14/162,380号和美国临时专利申请第61/228,704号通过引用整体合并于此。
本专利技术大体涉及非易失性存储器。更具体地，本专利技术涉及用于非易失性存储器的冗余方案。
技术介绍
反熔丝存储器被视为非易失性存储器，在非易失性存储器中，在没有电力时，数据被保留在存储器单元中。反熔丝器件是可改变成导通状态的结构，或者换言之，其是将状态从非导通改变成导通的电子器件。等效地，该二元状态可以响应于诸如编程电压或电流等的电应力而成为高电阻和低电阻中的某一个。不同于诸如闪存、铁电及磁性存储器等其他形式的非易失性存储器，反熔丝编程旨在是不可逆的。因此，将反熔丝存储器称为一次性可编程(OTP)存储器。正如在美国专利第6,667,902号中所展示的，使用平面电容器作为反熔丝以取代作为存储电容器的DRAM型存储器阵列是已知的。图1是这种存储器单元的电路图，而图2和图3分别示出图1的已知反熔丝存储器单元的平面图及横截面图。图1的存储器单元包括用于将位线BL联接至反熔丝器件12的底板的通路或通道晶体管10。字线WL联接至通道晶体管10的栅极以将该晶体管导通，并且单元板电压Vcp联接至反熔丝器件12的顶板以用于对反熔丝器件12进行编程。从图2和图3中可以看出，通道晶体管10和反熔丝器件12的布置非常直接且简单。通道晶体管10的栅极14和反熔丝器件12的顶板16使用相同的多晶硅层来构成，其延伸跨越有源区18。在每个多晶硅层下方的有源区18中，形成有用于将多晶硅与下方的有源区这两者电隔离的薄栅氧化物20，也被称为栅介电质。扩散区22及24在栅极14的任一侧上，其中扩散区24联接至位线。虽然未图示，本领域技术人员将会理解，可以应用诸如侧壁间隙形成、轻掺杂扩散(LDD)以及扩散与栅极硅化等的标准CMOS处理。虽然传统单晶体管及电容器单元配置被广泛使用，但由于能够获得高密度应用的半导体阵列面积节约，更期望仅需晶体管的反熔丝单元。这种仅需晶体管的反熔丝必须是可靠而简单的，以便用低成本的CMOS工艺来制造。根据本专利技术的实施例，图4A示出可采用任何标准CMOS工艺来制造的反熔丝晶体管的横截面图。在当前示出的示例中，反熔丝晶体管几乎与简单厚栅氧化物或具有一个浮动扩散端的输入/输出MOS晶体管相同。所公开的反熔丝晶体管也被称为分离沟道电容器或半晶体管，其能被可靠地编程，使得多晶硅栅与基底之间的熔丝链路能够被可预测地定位到该器件的特定区域。图4A的横截面图是沿图4B的线B-B’而获得的，并且是沿着该器件的沟道长度，该器件在当前描述的实施例中为p沟道器件。本领域技术人员将会理解，本专利技术可被实现为n沟道器件。反熔丝晶体管100包括：形成在基底沟道区104上的可变厚度栅极氧化物102、多晶硅栅极106、侧壁间隙108、场氧化物区109、扩散区110、及在扩散区110中的LDD区114。位线触点116被示出为与扩散区110电接触。可变厚度栅极氧化物102由厚氧化物及薄栅极氧化物组成，使得沟道长度的一部分被厚栅极氧化物覆盖，并且沟道长度的其余部分被薄栅极氧化物覆盖。通常，薄栅极氧化物是能够发生氧化物击穿的区域。另一方面，与扩散区110接触的厚栅极氧化物边缘限定一通道边缘，在该通道边缘处，栅极氧化物击穿被防止，并且栅极106与扩散区110之间的电流流动以用于编程后的反熔丝晶体管。虽然厚氧化物部分延伸到沟道区中的距离取决于掩膜等级，但厚氧化物部分优选地被形成为至少与形成在相同芯片上的高电压晶体管的最小长度一样长。在优选实施例中，扩散区110通过位线触点116或用于感测来自多晶硅栅极106的电流的其他线而被连接至位线，并且能够被掺杂以适应编程电压或电流。扩散区110被形成为与可变厚度栅极氧化物102的厚氧化物部分相邻。为了进一步保护反熔丝晶体管100的边缘免于受到高电压损害或发生电流泄漏，可以在制造工艺期间引入电阻器保护氧化物(RPO)，也称为硅化物保护氧化物，以进一步将金属粒子与侧壁间隙108的边缘间隔开。在硅化工艺期间优选使用此RPO，以用于防止仅扩散区110的一部分及多晶硅栅极106的一部分被硅化。众所周知，已知硅化晶体管具有较高的漏电流，并且因此具有较低的击穿电压。因此，具有非硅化的扩散区110将会减少漏电流。扩散区110可以针对低电压晶体管或高电压晶体管或这两者的组合来掺杂，这导致相同或不同的扩散分布。图4B中示出反熔丝晶体管100的简化平面图。可使用位线触点116作为视觉参考点，以将该平面图对照图4A的对应横截面图。有源区118是该器件的形成沟道区104及扩散区110的区域，其在制造过程中由OD掩模限定。虚线轮廓线120限定厚栅极氧化物在制造过程期间将经由OD2掩膜被形成于其中的区域。更具体而言，由虚线轮廓线120包围的区域指定将形成厚氧化物的区域。简单而言，OD是指氧化物限定掩膜，其在CMOS工艺期间被采用，用以限定在基底上将要形成氧化物的区域，且OD2是指与第一氧化物限定掩膜不同的第二氧化物限定掩膜。反熔丝晶体管100的编程是基于栅极氧化物击穿，以在栅极与下方沟道之间形成永久链路。栅极氧化物击穿条件(电压或电流及时间)主要取决于：i)栅极介电质厚度及组成物、ii)缺陷密度、以及iii)栅极区域、栅极/扩散周长。反熔丝晶体管100的厚栅极氧化物与薄栅极氧化物的组合在器件的薄栅极氧化物部分，具体是在氧化物击穿区域，会导致局部降低的栅极击穿电压。反熔丝晶体管100仅是可被使用在OTP存储器中的一种反熔丝器件。本领域技术人员将会理解，不同类型的反熔丝器件是以相似方式编程的。与任何已制造的半导体存储器器件一样，在制造期间可能会发生随机缺陷。更具体而言，存储器单元可能会遭遇到改变其特征的物理缺陷。因为数据也许无法被可靠地存储在缺陷单元中，所以这种缺陷可能会致使OTP存储器不可操作。在新制造的反熔丝存储器阵列中，所有单元都应被读取为未编程的逻辑状态。例如，未编程的逻辑状态可以对应于“0”。然而，由于制造缺陷，部分反熔丝单元将泄漏电流。在当前的示例中，泄漏电流的反熔丝单元将被读取为逻辑“1”状态，其对应于该单元的已编程状态。这些类型的缺陷单元被称为漏单元。相反地，一些反熔丝单元可能难以被编程，因此当其应被读出为逻辑“1”状态时，却读出逻辑“0”状态。这些类型的缺陷单元称为弱单元。为了提高整体的制造成品率，已开发了冗余方案以修复具有缺陷单元的存储器阵列。可以使用众所周知的冗余技术，该技术将包含缺陷单元的行和/或列替换为备用的行和/或列。然而，这种技术在试图对终端用户确保透明操作及最小性能下降的同时，引入了用于重新路由寻址的显著逻辑开销。在以下的美国专利中公开了现有冗余方案的示例。在美国专利第6,421,799号中本文档来自技高网...

【技术保护点】
一种非易失性存储器，包括：用于存储n位条目的n个数据单元，其中所述n个数据单元的缺陷数据单元能设定为永久逻辑状态；各自在两个状态之间能编程的至少两个反相状态单元，其中第一逻辑状态组合指示将对所述n个数据单元执行反相操作，并且第二逻辑状态组合指示将不执行反相操作，所述至少两个反相状态单元中的缺陷单元能设定为永久逻辑状态，并且所述至少两个反相状态单元中的可操作单元能编程为两个逻辑状态中的一个，以实现所述第一逻辑状态组合或所述第二逻辑状态组合；以及联接至所述n个数据单元和所述至少两个反相状态单元的反相处理器，所述反相处理器被配置为基于所述至少两个反相状态单元的所述第一逻辑状态组合或所述第二逻辑状态组合，来输出所述n位条目或所述n位条目的反相。

【技术特征摘要】
【国外来华专利技术】2014.01.23 US 14/162,3801.一种非易失性存储器，包括：用于存储n位条目的n个数据单元，其中所述n个数据单元的缺陷数据单元能设定为永久逻辑状态；各自在两个状态之间能编程的至少两个反相状态单元，其中第一逻辑状态组合指示将对所述n个数据单元执行反相操作，并且第二逻辑状态组合指示将不执行反相操作，所述至少两个反相状态单元中的缺陷单元能设定为永久逻辑状态，并且所述至少两个反相状态单元中的可操作单元能编程为两个逻辑状态中的一个，以实现所述第一逻辑状态组合或所述第二逻辑状态组合；以及联接至所述n个数据单元和所述至少两个反相状态单元的反相处理器，所述反相处理器被配置为基于所述至少两个反相状态单元的所述第一逻辑状态组合或所述第二逻辑状态组合，来输出所述n位条目或所述n位条目的反相。2.根据权利要求1所述的非易失性存储器，其中所述反相处理器包括：第一逻辑电路，被配置为接收所述至少两个反相状态单元的逻辑状态，并提供反相控制信号，以及第二逻辑电路，被配置为接收所述n位条目的逻辑状态，并响应于所述反相控制信号将所述n位条目反相。3.根据权利要求2所述的非易失性存储器，其中所述第一逻辑电路包括与逻辑。4.根据权利要求2所述的非易失性存储器，其中所述第一逻辑电路包括异或(XOR)逻辑。5.根据权利要求1所述的非易失性存储器，其中所述至少两个反相状态单元包括三个反相状态单元。6.根据权利要求2所述的非易失性存储器，其中所述第二逻辑电路包括与所述n位条目中的每个条目对应的异或逻辑。7.根据权利要求6所述的非易失性存储器，其中用于所述n位条目中的每个条目的所述异或逻辑包括：第一输入，用于接收与所述n位条目中的一位对应的逻辑状态，第二输入，用于接收所述反相控制信号，以及输出，用于响应...

【专利技术属性】
技术研发人员：沃德克·库尔贾诺韦茨，穆拉德·阿布达特，
申请(专利权)人：赛鼎矽公司，
类型：发明
国别省市：加拿大;CA