半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(26)、形成于控制栅极电极(15)下的栅极绝缘膜(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。

【技术实现步骤摘要】

本专利技术涉及半导体装置及其制造方法，例如能够合适地利用于具备电容元件的半导体装置及其制造方法。
技术介绍
作为半导体装置，有将微型机形成于1个半导体芯片的半导体装置。在形成有该微型机的半导体芯片中，形成有包括CMISFET(ComplementaryMetalInsulatorSemiconductorFieldEffectTransistor，互补金属绝缘体半导体场效应晶体管)等逻辑电路的中央运算处理部(CentralProcessingUnit：CPU)、存储器或者模拟电路等。其中，作为存储器，例如使用可电改写的非易失性存储器。另外，为了使非易失性存储器进行动作，在半导体芯片中形成有升压电路等驱动电路或者模拟电路，但在该驱动电路或者模拟电路中，需要高精度的电容元件。因此，在半导体芯片中，除上述非易失性存储器之外，还形成有电容元件。作为这样的电容元件，有使用制造非易失性存储器的存储器单元的工序来与非易失性存储器的存储器单元同时形成的电容元件。该电容元件将多晶硅(Polysilicon)膜用于上部电极和下部电极，所以被称为PIP(PolysiliconInsulatorPolysilicon，多晶硅绝缘体多晶硅)电容元件。在日本特开2009-99640号公报(专利文献1)中，公开了在半导体装置中具备具有形成于半导体基板上的下部电极、形成于下部电极上的电容绝缘膜以及形成于电容绝缘膜上的上部电极的电容元件的技术。下部电极由多晶硅膜形成，上部电极由多晶硅膜形成。另外，非易失性存储器单元中包括的控制栅极电极为了抑制控制栅极电极中的晶粒径(粒度)变大，有时通过由2层多晶硅膜(多晶硅膜)构成的层叠膜来构成。在日本特开2014-103204号公报(专利文献2)中，公开了如下技术：在具有非易失性存储器的半导体装置中，非易失性存储器具有包括隔着第1绝缘膜而依次层叠于半导体基板上的第1多晶硅膜和第2多晶硅膜的选择用栅极电极。专利文献1：日本特开2009-99640号公报专利文献2：日本特开2014-103204号公报
技术实现思路
如上所述，考虑存储器单元中包括的控制栅极电极通过包括2层作为导电膜的多晶硅膜的层叠膜来构成、并且与非易失性存储器的存储器单元同时形成电容元件的情况。在这样的情况下，电容元件的下部电极也通过包括2层作为导电膜的多晶硅膜的层叠膜来构成。并且，电容元件的下部电极中包括的第1层导电膜与控制栅极电极中包括的第1层导电膜形成于同一层，电容元件的下部电极中包括的第2层导电膜与控制栅极电极中包括的第2层导电膜形成于同一层。在这样的情况下，有时下部电极的厚度与控制栅极电极的厚度大致相等，电容元件的上表面的高度位置高于存储器单元的上表面的高度位置，需要使层间绝缘膜的厚度充分变厚。因此，当在层间绝缘膜中形成接触孔时，接触孔的底部的对位精度有可能降低，半导体装置的性能降低。另一方面，在不使层间绝缘膜的厚度充分变厚的情况下，在使层间绝缘膜平坦化时，下部电极的上表面有可能露出，半导体装置的性能降低。其他课题与新颖的特征根据本说明书的叙述和附图将变得明确。根据一个实施方式，在半导体装置中，通过相互相邻的第1栅极电极和第2栅极电极、形成于第1栅极电极下的第1栅极绝缘膜以及形成于第2栅极电极下并且在内部具有电荷累积部的第2栅极绝缘膜来形成非易失性存储器。另外，在该半导体装置中，通过第1电极、第2电极以及形成于第2电极与第1电极之间的电容绝缘膜来形成电容元件。第1电极的厚度薄于第1栅极电极的厚度。另外，根据其他实施方式，在半导体装置的制造方法中，依次形成第1导电膜和第2导电膜，对第2导电膜和第1导电膜进行图案化。然后，在第1区域中，形成包括第1导电膜和第2导电膜的第1栅极电极，并形成第1栅极电极下的第1栅极绝缘膜，在第2区域中，形成包括第1导电膜的第1电极。接下来，依次形成在内部具有电荷累积部的第2绝缘膜和第3导电膜，对第3导电膜进行图案化，在第1栅极电极的侧面隔着第2绝缘膜而残留第3导电膜地形成第2栅极电极，在第2区域中，在第1电极的上方对第3导电膜进行图案化而形成第2电极。另外，根据其他实施方式，在半导体装置的制造方法中，在第1区域中形成第1导电膜，在第1区域和第2区域中，形成覆盖第1导电膜的第2导电膜，对第2导电膜和第1导电膜进行图案化。然后，在第1区域中，形成包括第1导电膜和第2导电膜的第1栅极电极，并形成第1栅极电极下的第1栅极绝缘膜，在第2区域中，形成包括第2导电膜的第1电极。接下来，依次形成在内部具有电荷累积部的第2绝缘膜和第3导电膜，对第3导电膜进行图案化，在第1栅极电极的侧面隔着第2绝缘膜而残留第3导电膜地形成第2栅极电极，在第2区域中，在第1电极的上方对第3导电膜进行图案化而形成第2电极。根据一个实施方式，能够提高半导体装置的性能。附图说明图1是示出作为实施方式1的半导体装置的半导体芯片的俯视图。图2是示出实施方式1的半导体装置中的电容元件的俯视图。图3是示出实施方式1的半导体装置中的电容元件和存储器单元的剖视图。图4是实施方式1中的半导体装置的制造工序中的剖视图。图5是实施方式1中的半导体装置的制造工序中的剖视图。图6是实施方式1中的半导体装置的制造工序中的剖视图。图7是实施方式1中的半导体装置的制造工序中的剖视图。图8是实施方式1中的半导体装置的制造工序中的剖视图。图9是实施方式1中的半导体装置的制造工序中的剖视图。图10是实施方式1中的半导体装置的制造工序中的剖视图。图11是实施方式1中的半导体装置的制造工序中的剖视图。图12是实施方式1中的半导体装置的制造工序中的剖视图。图13是实施方式1中的半导体装置的制造工序中的剖视图。图14是实施方式1中的半导体装置的制造工序中的剖视图。图15是实施方式1中的半导体装置的制造工序中的剖视图。图16是实施方式1中的半导体装置的制造工序中的俯视图。图17是实施方式1中的半导体装置的制造工序中的剖视图。图18是实施方式1中的半导体装置的制造工序中的剖视图。图19是实施方式1中的半导体装置的制造工序中的俯视图。图20是实施方式1中的半导体装置的制造工序中的剖视图。图21是实施方式1中的半导体装置的制造工序中的剖视图。图22是实施方式1中的半导体装置的制造工序中的剖视图。图23是实施方式1中的半导体装置的制造工序中的剖视图。图24是实施方式1中的半导体装置的制造工序中的剖视图。图25是实施方式1中的半导体装置的制造工序中的剖视图。图26是示出比较例的半导体装置中的电容元件和存储器单元的剖视图。图27是示出实施方式2的半导体装置中的电容元件和存储器单元的剖视图。图28是在实施方式2中的半导体装置的制造工序中的剖视图。图29是在实施方式2中的半导体装置的制造工序中的剖视图。图30是在实施方式2中的半导体装置的制造工序中的剖视图。图31是在实施方式2中的半导体装置的制造工序中的剖视图。图32是在实施方式2中的半导体装置的制造工序中的剖视图。图33是在实施方式2中的半导体装置的制造工序中的剖视图。图34是在实施方式2中的半导体装置的制造工序中的剖视图。图35是在实施方式2中的半导体装置的制造工序中的剖视图。图36是在实施方式2中的半导体装置的制造工序中的剖视图。图37是本文档来自技高网...

【技术保护点】
一种半导体装置，具有：半导体基板；第1栅极电极，在所述半导体基板的主面的第1区域中，形成于所述半导体基板的上方；第1栅极绝缘膜，形成于所述第1栅极电极与所述半导体基板之间；第2栅极电极，在所述第1区域中，形成于所述半导体基板的上方，并且与所述第1栅极电极相邻；第2栅极绝缘膜，形成于所述第2栅极电极与所述半导体基板之间以及所述第2栅极电极与所述第1栅极电极之间，在内部具有电荷累积部；第1电极，在所述半导体基板的所述主面的第2区域中，形成于所述半导体基板的上方；第2电极，形成于所述第1电极的上方；以及第1绝缘膜部，形成于所述第2电极与所述第1电极之间，通过所述第1栅极电极、所述第1栅极绝缘膜、所述第2栅极电极和所述第2栅极绝缘膜来形成非易失性存储器，通过所述第1电极、所述第2电极和所述第1绝缘膜部来形成第1电容元件，所述第1电极的厚度薄于所述第1栅极电极的厚度。

【技术特征摘要】
2015.08.21 JP 2015-1641571.一种半导体装置，具有：半导体基板；第1栅极电极，在所述半导体基板的主面的第1区域中，形成于所述半导体基板的上方；第1栅极绝缘膜，形成于所述第1栅极电极与所述半导体基板之间；第2栅极电极，在所述第1区域中，形成于所述半导体基板的上方，并且与所述第1栅极电极相邻；第2栅极绝缘膜，形成于所述第2栅极电极与所述半导体基板之间以及所述第2栅极电极与所述第1栅极电极之间，在内部具有电荷累积部；第1电极，在所述半导体基板的所述主面的第2区域中，形成于所述半导体基板的上方；第2电极，形成于所述第1电极的上方；以及第1绝缘膜部，形成于所述第2电极与所述第1电极之间，通过所述第1栅极电极、所述第1栅极绝缘膜、所述第2栅极电极和所述第2栅极绝缘膜来形成非易失性存储器，通过所述第1电极、所述第2电极和所述第1绝缘膜部来形成第1电容元件，所述第1电极的厚度薄于所述第1栅极电极的厚度。2.根据权利要求1所述的半导体装置，其特征在于，所述第1栅极电极包括：第1导电膜，在所述第1区域中，形成于所述半导体基板的上方；以及第2导电膜，形成于所述第1导电膜上，所述第1电极包括在所述第2区域中形成于所述半导体基板的上方的第3导电膜。3.根据权利要求2所述的半导体装置，其特征在于，所述第3导电膜与所述第1导电膜形成于同一层。4.根据权利要求3所述的半导体装置，其特征在于，具有：第3电极，由所述第1电极的下方的所述半导体基板构成；以及第2绝缘膜部，形成于所述第3电极与所述第1电极之间，通过所述第1电极、所述第3电极和所述第2绝缘膜部来形成第2电容元件。5.根据权利要求2所述的半导体装置，其特征在于，所述第1导电膜的厚度薄于所述第2导电膜的厚度。6.根据权利要求5所述的半导体装置，其特征在于，所述第3导电膜的厚度薄于所述第2导电膜的厚度。7.根据权利要求5所述的半导体装置，其特征在于，所述第3导电膜的厚度厚于所述第1导电膜的厚度。8.根据权利要求7所述的半导体装置，其特征在于，具有在所述第2区域中形成于所述半导体基板的所述主面的元件分离区域，所述第1电极形成于所述元件分离区域上。9.根据权利要求2所述的半导体装置，其特征在于，所述第1导电膜和所述第3导电膜由同一材料构成。10.根据权利要求2所述的半导体装置，其特征在于，所述第2导电膜和所述第3导电膜由同一材料构成。11.一种半导体装置的制造方法，具有：(a)准备半导体基板的工序；(b)在所述半导体基板的主面的第1区域中，在所述半导体基板上形成第1绝缘膜的工序；(c)在所述第1区域和所述半导体基板的所述主面的第2区域中，在所述半导体基板的上方形成覆盖所述第1绝缘膜的第1导电膜的工序；(d)在所述第1导电膜上形成第2导电膜的工序；(e)在所述第1区域中对所述第2导电膜和所述第1导电膜进行图案化，形成包括所述第1导电膜和所述第2导电膜的第1栅极电极，并形成包括所述第1栅极电极与所述半导体基板之间的所述第1绝缘膜的第1栅极绝缘膜，在所述第2区域中去除所述第2导电膜，对所述第1导电膜进行图案化，形成包括所述第1导电膜的第1电极的工序；(f)形成覆盖所述第1栅极电极和所述第1电极并且在内部具有电荷累积部的第2绝缘膜的工序；(g)在所述第2绝缘膜上形成第3导电膜的工序；以及(h)在所述第1区域中，通过对所述第3导电膜进行回蚀，在所述第1栅极电极的侧面隔着所述第2绝缘膜而残留所述第3导电膜地形成第2栅极电...

【专利技术属性】
技术研发人员：齐藤健太郎，杉山秀树，茶木原启，川岛祥之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP