像素结构及其制造方法技术

本发明专利技术提供一种像素结构及其制造方法。一种像素结构的制造方法，包括：图案化半导体材料层、绝缘材料层与栅极材料层依次形成于基板上以形成堆叠结构；使用光学掩模在堆叠结构上形成图案化光刻胶层；使用图案化光刻胶层为罩幕移除部分的堆叠结构以将图案化半导体材料层图案化成图案化半导体层；使用图案化光刻胶层的部分为罩幕蚀刻堆叠结构的另一部分直到暴露出堆叠结构中的部分半导体层；然后，改质半导体层的暴露部分以增加此暴露部分的导电率；最后，移除图案化光刻胶层。本发明专利技术通过渐少光学掩模的使用数量以降低制作成本并建化制作流程。

【技术实现步骤摘要】

本专利技术是有关于一种像素结构及其制造方法，且特别是有关于一种具有图案化氧化物半导体层的像素结构。
技术介绍
一般而言，现有制造方法为了制作具有氧化物半导体层的像素结构需要使用六道光学掩模步骤。使用第一道光学掩模步骤，将栅极形成于基板上。接着，在基板上形成栅极绝缘层以完全覆盖栅极。然后，使用第二道光学掩模步骤，在栅极绝缘层上将氧化物半导体层形成于栅极上方。再者，使用第三道光学掩模步骤，将蚀刻阻挡层形成于氧化物半导体层的一部分上。之后，在蚀刻阻挡层上形成金属层并使用第四道光学掩模步骤，在蚀刻阻挡层的两侧分别定义出彼此电性绝缘的源极与漏极。然后，形成绝缘层于基板上以覆盖源极与漏极。之后，使用第五道光学掩模步骤，为了暴露出漏极，在绝缘层形成接触窗。最后，使用第六道光学掩模步骤，在基板上形成像素电极，且像素电极填充接触窗并电性连接漏极。此时，具有氧化物半导体层的像素结构的制造已经完成。不过，上述的像素结构制造方法既复杂又具有高制作花费。
技术实现思路
本专利技术提供一种像素结构及其制造方法，通过减少光学掩模的使用数量以降低制作成本并简化制作流程。本专利技术的一种像素结构的制造方法，包括以下步骤。在一基板上依次形成一图案化半导体材料层、一绝缘材料层以及一栅极材料层以形成一堆叠结构。使用一光学掩模在堆叠结构上形成一图案化光刻胶层，其中图案化光刻胶层包括一第一厚度部以及一第二厚度部。第一厚度部覆盖堆叠结构的一第一部分，第二厚度部覆盖堆叠结构的一第二部分，且图案化光刻胶层暴露出堆叠结构的一第三部分。使用图案化光刻胶层为罩幕，移除堆叠结构的第三部分以将图案化半导体材料层图案化为一图案化半导体层。移除图案化光刻胶层的第一厚度部以及薄化图案化光刻胶层的第二厚度部以暴露出先前被图案化光刻胶层的第一厚度部所覆盖的堆叠结构的第一部分。使用图案化光刻胶层被薄化的第二部分为罩幕，蚀刻堆叠结构的第一部分直到位在堆叠结构的第一部分中的图案化半导体层的一暴露部被暴露出来，其中栅极材料层图案化成一栅极层且绝缘材料层图案化成一绝缘层，绝缘层具有实质上共形于栅极层的外型且覆盖图案化半导体层的一覆盖部。将图案化半导体层的暴露部改质以增加图案化半导体层的暴露部的导电度。移除图案化光刻胶层被薄化的第二部分，其中图案化半导体层的覆盖部包括一通道，图案化半导体层的暴露部包括一源极与一漏极，栅极层包括位于通道上方的一栅极，且栅极、通道、源极与漏极形成一薄膜晶体管结构。在本专利技术的一实施例中，在形成该堆叠结构之前，在基板上形成一图案化金属层，其中图案化金属层包括电性连接于源极的一数据线。在本专利技术的一实施例中，上述的图案化半导体材料层具有暴露出数据线的一部分的一开口，且由图案化半导体材料层图案化而成的图案化半导体层包括一半导体部并具有对应于开口的一分隔间隙，使得由绝缘材料层图案化而成的绝缘层包括填充分隔间隙并接触数据线的部分的一绝缘部且半导体部电性绝缘于数据线。在本专利技术的一实施例中，移除图案化光刻胶层的第一部分以及薄化图案化光刻胶层的第二部分的方法包括进行一灰化工艺。在本专利技术的一实施例中，上述的在堆叠结构上形成图案化光刻胶层的方法包括使用一半透光学掩模或是一灰阶光学掩模来形成第一厚度部与第二厚度部。在本专利技术的一实施例中，上述的改质图案化半导体层的暴露部的方法包括进行一电浆处理、一离子植入或其组合。在本专利技术的一实施例中，上述的电浆处理使用氢气为工艺气体。在本专利技术的一实施例中，上述的移除第二厚度部的方法包括进行一剥离工艺。在本专利技术的一实施例中，上述的方法还包括形成电性连接漏极的一像素电极。在本专利技术的一实施例中，上述的像素电极以及源极与漏极同时形成。在本专利技术的一实施例中，上述的像素电极是通过改质图案化半导体层的暴露部而形成的。本专利技术的一种像素结构，包括一像素电极、一薄膜晶体管结构以及一绝缘层。像素电极配置于一基板上。薄膜晶体管结构配置于基板上并连接至像素电极。薄膜晶体管结构包括一源极、一漏极、由一图案化半导体层形成的一通道以及由一栅极层形成的一栅极，其中源极与漏极位于通道的相对两侧且栅极位于通道上方。绝缘层插置于图案化半导体层与栅极层之间，并具有实质上共形于栅极层的外型，其中绝缘层覆盖图案化半导体层的一覆盖部而形成通道且暴露出图案化半导体层的一暴露部以形成源极与漏极。在本专利技术的一实施例中，上述的图案化半导体层的材料包括氧化物半导体材料。在本专利技术的一实施例中，上述的图案化半导体层的覆盖部具有一第一导电型态，且图案化半导体层的暴露部具有一第二导电型态，第二导电型态的导电度高于第一导电型态。在本专利技术的一实施例中，上述的图案化半导体层的暴露部还构成像素电极。在本专利技术的一实施例中，上述的像素结构还包括一数据线。数据线配置于基板上，位于图案化半导体层与基板之间并电性连接薄膜晶体管结构的源极。在本专利技术的一实施例中，上述的栅极层还包括电性连接薄膜晶体管结构的栅极的一栅极线。绝缘层包括位于栅极线下的一绝缘部。图案化半导体层还包括位于栅极线下的一半导体部。栅极线、绝缘部与半导体部形成一栅极线结构。在本专利技术的一实施例中，上述的图案化半导体层具有暴露出数据线的一部分的一分隔间隙，绝缘部填充分隔间隙并接触数据线的部分，且栅极线结构的半导体部电性绝缘数据线。在本专利技术的一实施例中，上述的源极的一部分直接接触数据线以电性连接至该数据线。在本专利技术的一实施例中，上述的像素结构还包括一图案化金属部。图案化金属部配置于基板上，位于漏极与像素电极之间并电性连接于漏极与像素电极之间，其中图案化金属部的材质相同于数据线。基于上述，在本专利技术的像素结构的制造方法中，使用光学掩模将图案化光刻胶层图案化成具有第一厚度部以及第二厚度部，并且形成像素结构的后续流程中使用这个图案化光刻胶层作为罩幕以形成多个元件，像是通道、源极、漏极、栅极与栅极绝缘层。因此，这使得本专利技术的像素结构的制造减少需要的光学掩模使用数量。借此，本专利技术的像素结构的制造花费可有效地降低。再者，在像素结构中，源极与漏极不须接触孔即电性接触通道。此外，漏极也不须接触孔即电性接触像素电极。根据一实施例的像素结构具有改良的解析度或开口率。此外，不需要接触孔的手段也节省了使用于像素结构中的薄膜晶体管布局的空间。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图12A为本专利技术一实施例的像素结构的制造方法的上视示意图；图1B至图12B分别为图1A至图12A中沿着线A-A’的剖面示意图；图12C为图12A中沿着线B-B’的剖面示意图；图13A至图24A为本专利技术一实施例的像素结构的制造方法的上视示意图；图13B至图24B分别为图13A至图24A中沿着线A-A’的剖面示意图；图24C为图24A中沿着线B-B’的剖面示意图。附图标记说明：100、200：像素结构；110、210：基板；120、220：图案化金属层；120a、220a：第一金属部；120b：第二金属部；120c、220c：数据线；130、230：半导体材料层；130A、230A：开口；132、232：图案化半导体层；132a、232a：像素电极；132b、232b：漏极；132c、232c：源极；132d、232d：通道；132e、本文档来自技高网...

【技术保护点】
一种像素结构的制造方法，其特征在于，包括：在一基板上依次形成一图案化半导体材料层、一绝缘材料层以及一栅极材料层以形成一堆叠结构；使用一光学掩模在所述堆叠结构上形成一图案化光刻胶层，其中所述图案化光刻胶层包括一第一厚度部以及一第二厚度部，所述第一厚度部覆盖所述堆叠结构的一第一部分，所述第二厚度部覆盖所述堆叠结构的一第二部分，且所述图案化光刻胶层暴露出所述堆叠结构的一第三部分；使用所述图案化光刻胶层为罩幕，移除所述堆叠结构的所述第三部分以将所述图案化半导体材料层图案化为一图案化半导体层；移除所述图案化光刻胶层的所述第一厚度部以及薄化所述图案化光刻胶层的所述第二厚度部以暴露出先前被所述图案化光刻胶层的所述第一厚度部所覆盖的所述堆叠结构的所述第一部分；使用所述图案化光刻胶层被薄化的所述第二部分为罩幕，蚀刻所述堆叠结构的所述第一部分直到位在所述堆叠结构的所述第一部分中的所述图案化半导体层的一暴露部被暴露出来，其中所述栅极材料层图案化成一栅极层且所述绝缘材料层图案化成一绝缘层，所述绝缘层具有共形于所述栅极层的外型且覆盖所述图案化半导体层的一覆盖部；将所述图案化半导体层的所述暴露部改质以增加所述图案化半导体层的所述暴露部的导电度；以及移除所述图案化光刻胶层被薄化的所述第二部分，其中所述图案化半导体层的所述覆盖部包括一通道，所述图案化半导体层的所述暴露部包括一源极与一漏极，所述栅极层包括位于所述通道上方的一栅极，且所述栅极、所述通道、所述源极与所述漏极形成一薄膜晶体管结构。...

【技术特征摘要】
2015.08.18 US 14/829,1791.一种像素结构的制造方法，其特征在于，包括：在一基板上依次形成一图案化半导体材料层、一绝缘材料层以及一栅极材料层以形成一堆叠结构；使用一光学掩模在所述堆叠结构上形成一图案化光刻胶层，其中所述图案化光刻胶层包括一第一厚度部以及一第二厚度部，所述第一厚度部覆盖所述堆叠结构的一第一部分，所述第二厚度部覆盖所述堆叠结构的一第二部分，且所述图案化光刻胶层暴露出所述堆叠结构的一第三部分；使用所述图案化光刻胶层为罩幕，移除所述堆叠结构的所述第三部分以将所述图案化半导体材料层图案化为一图案化半导体层；移除所述图案化光刻胶层的所述第一厚度部以及薄化所述图案化光刻胶层的所述第二厚度部以暴露出先前被所述图案化光刻胶层的所述第一厚度部所覆盖的所述堆叠结构的所述第一部分；使用所述图案化光刻胶层被薄化的所述第二部分为罩幕，蚀刻所述堆叠结构的所述第一部分直到位在所述堆叠结构的所述第一部分中的所述图案化半导体层的一暴露部被暴露出来，其中所述栅极材料层图案化成一栅极层且所述绝缘材料层图案化成一绝缘层，所述绝缘层具有共形于所述栅极层的外型且覆盖所述图案化半导体层的一覆盖部；将所述图案化半导体层的所述暴露部改质以增加所述图案化半导体层的所述暴露部的导电度；以及移除所述图案化光刻胶层被薄化的所述第二部分，其中所述图案化半导体层的所述覆盖部包括一通道，所述图案化半导体层的所述暴露部包括一源极与一漏极，所述栅极层包括位于所述通道上方的一栅极，且所述栅极、所述通道、所述源极与所述漏极形成一薄膜晶体管结构。2.根据权利要求1所述的像素结构的制造方法，其特征在于，还包括在形成所述堆叠结构之前，在所述基板上形成一图案化金属层，其中所述图案化金属层包括电性连接于所述源极的一数据线。3.根据权利要求2所述的像素结构的制造方法，其特征在于，所述图案化半导体材料层具有暴露出所述数据线的一部分的一开口，且由所述图案化半导体材料层图案化而成的所述图案化半导体层包括一半导体部并具有对应
\t于所述开口的一分隔间隙，使得由所述绝缘材料层图案化而成的所述绝缘层包括填充所述分隔间隙并接触所述数据线的所述部分的一绝缘部且所述半导体部电性绝缘于所述数据线。4.根据权利要求1所述的像素结构的制造方法，其特征在于，移除所述图案化光刻胶层的所述第一部分以及薄化所述图案化光刻胶层的所述第二部分的方法包括进行一灰化工艺。5.根据权利要求1所述的像素结构的制造方法，其特征在于，在所述堆叠结构上形成所述图案化光刻胶层的方法包括使用一半透光学掩模或是一灰阶光学掩模来形成所述第一厚度部与所述第二厚度部。6.根据权利要求1所述的像素结构的制造方法，其特征在于，改质所述图案化半导体层的所述暴露部的方法包括进行一电浆处理、一离子植入或其组合。...

【专利技术属性】
技术研发人员：张锡明，黄彦余，
申请(专利权)人：中华映管股份有限公司，
类型：发明
国别省市：中国台湾;71