半导体封装和堆叠半导体封装制造技术

提供了半导体封装(78)和堆叠半导体封装(96)。半导体封装(78)包括第一半导体芯片(14)、多个连接体(76)、封装第一半导体芯片(14)和连接体(76)的第一封装剂(20)、以及与第一半导体芯片(14)和连接体(76)的多个电连接(24)。散热区域(38)被布置以释放第一半导体芯片(14)产生的热。散热区域(38)包括以下之一：第一半导体芯片(14)附接至的焊盘(16)的表面；焊盘(16)附接至的导电层(120)的表面，其中第一半导体芯片(14)附接至焊盘(16)；第一半导体芯片(14)附接至的导电层(120)的表面；以及附接至导电层(120)的散热片(136)的表面区域，其中第一半导体芯片(14)附接至导电层(120)。

【技术实现步骤摘要】

本技术涉及半导体封装，更具体地，涉及半导体封装方法、半导体封装和堆叠半导体封装。
技术介绍
可制造性、热考虑和封装尺寸是半导体封装的重要考虑因素，因为其影响着封装成本、封装应用和/或可靠性。因而会期望具有满足这些需求中的一个或多个的半导体封装方法和半导体封装。
技术实现思路
因而，在第一方面，本技术提供了一种半导体封装方法。所述半导体封装方法包括：提供具有多个半导体芯片容纳区域的载体，并将多个第一半导体芯片附接至半导体芯片容纳区域。利用第一封装剂对第一半导体芯片进行封装，并形成与第一半导体芯片的多个电连接。载体的至少一部分被去除以提供散热区域。在第二方面，本技术提供了一种半导体封装，包括：第一半导体芯片、封装第一半导体芯片的第一封装剂、以及与第一半导体芯片的多个电连接。散热区域被布置为释放第一半导体芯片所产生的热。所述散热区域包括以下之一：第一半导体芯片所附接至的焊盘的表面；第一半导体芯片的非主动(non-active)表面；焊盘所附接至的导电层的表面，第一半导体芯片附接至焊盘；第一半导体芯片所附接至的导电层的表面；附接至导电层的散热片的表面区域，其中第一半导体芯片附接至导电层；附接至导电层的散热片阵列的表面区域，其中第一半导体芯片附接至导电层；附接至导电层的多个散热翅片的表面区域，其中第一半导体芯片附接至导电层；以及附接至焊盘所附接至的导电层的散热片的表面区域，其中第一半导体芯片附接至焊盘。在第三方面，本技术提供了一种堆叠半导体封装。所述堆叠半导体封装包括根据第二方面所述的第一半导体封装，并且还包括贯穿第一封装剂延伸至第一半导体芯片的多个通孔、第一封装剂的表面上的多个第一迹线(第一迹线通过通孔与第一半导体芯片电连接)、封装第一迹线的第二封装剂和延伸贯穿第二封装剂以暴露第一迹线的表面的多个开口。多个焊料凸块附接至第一迹线的暴露表面。所述堆叠半导体封装还包括根据第二方面的第二半导体封装，并且还包括被第一封装剂封装的多个垫片、多个连接体、多个无源组件、至少一个加固元件、电磁屏蔽结构和电感线圈中的至少一个。所述焊料凸块与第二半导体封装的垫片电耦接。在第四方面，本技术提供了一种堆叠半导体封装。所述堆叠半导体封装包括根据第二方面所述的第一半导体封装和第二半导体封装，并且还包括被第一封装剂封装的多个垫片、多个连接体、多个无源组件、至少一个加固元件、电磁屏蔽结构和电感线圈中的至少一个。焊接材料将第一半导体封装的第一焊盘与第二半导体封装的第二焊盘电耦接，并将第一半导体封装的多个第一垫片与第二半导体封装的多个第二垫片电耦接。在第五方面，本技术提供了一种堆叠半导体封装。所述堆叠半导体封装包括根据第二方面所述的第一半导体封装，并且还包括贯穿第一封装剂延伸至第一半导体芯片的多个通孔、第一封装剂的表面上的多个第一迹线(第一迹线通过通孔与第一半导体芯片电连接)、封装第一迹线的第二封装剂和延伸贯穿第二封装剂以暴露第一迹线的表面的多个开口。多个焊料凸块附接至第一迹线的暴露表面。所述堆叠半导体封装还包括根据第二方面的第二半导体封装，并且还包括被第一封装剂封装的多个垫片、多个连接体、多个无源组件、至少一个加固元件、电磁屏蔽结构和电感线圈中的至少一个、以及在导电层中形成的多个开口，所述开口暴露连接体的表面。焊料凸块与第二半导体封装的连接体的暴露表面电耦接。在第六方面，本技术提供了一种堆叠半导体封装。所述堆叠半导体封装包括根据第二方面所述的第一半导体封装，并且还包括被第一封装剂封装的多个垫片、多个连接体、多个无源组件、至少一个加固元件、电磁屏蔽结构和电感线圈中的至少一个、以及在导电层中形成的多个开口，所述开口暴露连接体的表面。所述堆叠半导体封装还包括第二半导体封装，所述第二半导体封装是具有多个焊料凸块的晶圆级封装。焊料凸块与第一半导体封装的连接体的暴露表面电耦接。在第七方面，本技术提供了一种半导体封装，包括：第一半导体芯片、多个连接体、封装第一半导体芯片和连接体的第一封装剂、以及与第一半导体芯片和连接体的多个电连接。布置散热区域以释放由第一半导体芯片产生的热。散热区域包括以下之一：第一半导体芯片附接至的焊盘的表面；焊盘附接至的导电层的表面，其中第一半导体芯片附接至焊盘；第一半导体芯片附接至的导电层的表面；以及附接至导电层的散热片的表面区域，其中第一半导体芯片附接至导电层。在第八方面，本技术提供了一种堆叠半导体封装，包括根据第七方面的第一半导体封装，并且还包括贯穿第一封装剂延伸至第一半导体芯片的多个通孔、第一封装剂的表面上的多个第一迹线(第一迹线通过通孔与第一半导体芯片电连接，连接体与第一迹线电连接)、封装第一迹线的第二封装剂、以及延伸贯穿第二封装剂以暴露第一迹线的表面的多个开口。多个焊料凸块附接至第一迹线的暴露表面。堆叠半导体封装也包括根据第七方面的第二半导体封装并且还包括被第一封装剂封装的多个垫片，连接体设置在垫片上。焊料凸块与第二半导体封装的垫片电耦接。在第九方面，本技术提供了一种堆叠半导体封装，包括根据第七方面的第一半导体封装和第二半导体封装，并且还包括被第一封装剂封装的多个垫片，连接体设置在垫片上。焊接材料将第一半导体封装的第一焊盘与第二半导体封装的第二焊盘电耦接，以及将第一半导体封装的多个第一垫片与第二半导体封装的多个第二垫片电耦接。在第十方面，本技术提供了一种堆叠半导体封装，包括根据第七方面的第一半导体封装，并且还包括贯穿第一封装剂延伸至第一半导体芯片的多个通孔，第一封装剂的表面上的多个第一迹线(第一迹线通过通孔与第一半导体芯片电连接，连接体与第一迹线电连接)，封装第一迹线的第二封装剂，以及延伸贯穿第二封装剂以暴露第一迹线的表面的多个开口。多个焊料凸块附接至第一迹线的暴露表面。堆叠半导体封装还包括根据第七方面的第二半导体封装，并且还包括被第一封装剂封装的多个垫片(连接体设置在垫片上)、以及在导电层中形成的多个开口(开口暴露连接体的表面)。焊料凸块与第二半导体封装的连接体的暴露表面电耦接。在第十一方面，本技术提供了一种堆叠半导体封装，包括根据第七方面的第一半导体封装，并且还包括被第一封装剂封装的多个垫片以及在导电层中形成的多个开口，连接体设置在垫片上，开口暴露连接体的表面。堆叠半导体封装还包括第二半导体封装，第二半导体封装为具有多个焊料凸块的晶圆级封装。焊料凸块与第一半导体封装的连接体的暴露表面电耦接。在第十二方面，本技术提供了一种半导体封装，包括第一半导体芯片、多个连接体、封装第一半导体芯片和连接体的第一封装剂、以及与第一半导体芯片和连接体的多个电连接。散热区域被布置以释放由第一半导体芯片产生的热。散热区域包括以下之一：附接至导电层的散热片阵列的表面区域，其中第一半导体芯片附接至导电层；附接至导电层的多个散热翅片的表面区域，其中第一半导体芯片附接至导电层；附接至焊盘所附接的导电层的散热片的表面区域，其中第一半导体芯片附接至焊盘。在第十三方面，本技术提供了一种半导体封装，包括第一半导体芯片、电磁屏蔽结构、封装第一半导体芯片和电磁屏蔽结构的第一封装剂、以及与第一半导体芯片和电磁屏蔽结构的多个电连接。散热区域被布置以释放由第一半导体芯片产生的热。散热区域包括以下本文档来自技高网...

【技术保护点】
一种半导体封装，包括：第一半导体芯片；多个连接体；封装所述第一半导体芯片和所述连接体的第一封装剂；与所述第一半导体芯片和所述连接体的多个电连接；以及散热区域，被布置为释放所述第一半导体芯片产生的热，其中所述散热区域包括以下之一：所述第一半导体芯片附接至的焊盘的表面；焊盘附接至的导电层的表面，其中所述第一半导体芯片附接至所述焊盘；所述第一半导体芯片附接至的导电层的表面；以及附接至导电层的散热片的表面区域，其中所述第一半导体芯片附接至所述导电层。

【技术特征摘要】
2015.06.26 SG 10201505116W;2015.11.06 SG 1020150921.一种半导体封装，包括：第一半导体芯片；多个连接体；封装所述第一半导体芯片和所述连接体的第一封装剂；与所述第一半导体芯片和所述连接体的多个电连接；以及散热区域，被布置为释放所述第一半导体芯片产生的热，其中所述散热区域包括以下之一：所述第一半导体芯片附接至的焊盘的表面；焊盘附接至的导电层的表面，其中所述第一半导体芯片附接至所述焊盘；所述第一半导体芯片附接至的导电层的表面；以及附接至导电层的散热片的表面区域，其中所述第一半导体芯片附接至所述导电层。2.根据权利要求1所述的半导体封装，其中与所述第一半导体芯片的所述电连接包括：贯穿所述第一封装剂延伸至所述第一半导体芯片的多个通孔；以及所述第一封装剂的表面上的多个第一迹线，其中所述第一迹线通过所述通孔与所述第一半导体芯片电连接并且其中所述连接体与所述第一迹线电连接。3.根据权利要求2所述的半导体封装，还包括：封装所述第一迹线的第二封装剂；以及延伸贯穿所述第二封装剂以暴露所述第一迹线的表面的多个开口。4.根据权利要求3所述的半导体封装，还包括：第二半导体芯片；多个焊料凸块，附接至所述第二半导体芯片并将所述第二半导体芯片与所述第一迹线的暴露表面电连接。5.根据权利要求2所述的半导体封装，还包括：所述第一迹线上的多个导电柱；以及封装所述第一迹线和所述导电柱的第二封装剂，其中所述第二封装剂的一部分被去除，暴露所述导电柱的表面。6.根据权利要求5所述的半导体封装，还包括：所述第二封装剂的表面上的多个第二迹线。7.根据权利要求1所述的半导体封装，还包括：在所述第一半导体芯片的多个电路垫片中的至少一个上设置的导电层。8.根据权利要求7所述的半导体封装，其中所述导电层的表面区域大于在其上形成所述导电层的电路垫片的表面区域。9.根据权利要求7所述的半导体封装，其中所述导电层包括垫片部分和线部分，所述垫片部分位于在其上形成所述导电层的电路垫片之上，所述线部分延伸远离所述电路垫片。10....

【专利技术属性】
技术研发人员：周亦歆，
申请(专利权)人：PEP创新私人有限公司，
类型：新型
国别省市：新加坡;SG