稳压器制造技术

提供具备无需分别调整限制电流和短路电流而能够统一调整的过电流保护电路的稳压器。过电流保护电路具备输出电流限制电路，该输出电流限制电路对从读出输出晶体管的输出电流的晶体管供给的电流进行分配，通过该分配的电流控制输出晶体管的栅极电压并限制输出电流，该过电流保护电路构成为：使从读出输出电流的晶体管分配的电流响应所述输出晶体管输出的电压而变化，该分配的比取决于构成的元件的尺寸比。

【技术实现步骤摘要】

本专利技术涉及稳压器，特别涉及具备过电流保护电路的稳压器。
技术介绍
稳压器的过电流保护电路中，有输出的电流－电压特性成为陡降特性的过电流保护电路（陡降型过电流保护电路）和成为“フ”字特性的过电流保护电路（“フ”字型过电流保护电路）。陡降型过电流保护电路，例如，在专利文献1所示那样，以使流过稳压器的输出晶体管的电流不会超过既定电流的方式进行限制。流过输出晶体管的受限制的电流（以下，也称为“限制电流”。）因制造工序而出现偏差，因此用多个电阻元件构成接受读出输出电流的读出晶体管所流出的电流的电阻，通过对它进行微调（trimming）来调整电阻值，将限制电流设定为期望的值。另一方面，“フ”字型过电流保护电路是用来防止稳压器的输出端子对接地端子短路时产生的过大损耗对IC造成破坏的电路，例如，在专利文献2所示那样，当稳压器的输出晶体管中流过某一值以上的电流时开始电流限制，随着输出电压的下降积极地减少输出电流。此外，将输出端子对接地端子短路时流过输出晶体管的电流称为“短路电流”。在“フ”字型过电流保护电路中，也与上述陡降型过电流保护电路同样，由多个电阻元件构成接受读出晶体管流出的电流的电阻，通过对它进行微调来调整电阻值，将短路电流设定为期望的值。现有技术文献专利文献专利文献1：日本特开2003－29856号公报专利文献2：日本特公平7－74976号公报。
技术实现思路
专利技术要解决的课题在现有的稳压器中，为了通过过电流保护电路得到陡降特性和“フ”字特性这两者，需要使如专利文献1中记载的陡降型过电流保护电路和如专利文献2中记载的“フ”字型过电流保护电路并存。然而，如上所述，在现有的陡降型过电流保护电路及“フ”字型过电流保护电路中，为了针对制造工序上的偏差将限制电流及短路电流设定为期望的值，需要由多个电阻元件构成两保护电路内的调整用的每个电阻，因此存在芯片尺寸增大这一课题。因此，本专利技术的目的在于解决如上所述的课题，提供具备不必分别调整限制电流和短路电流而能够统一调整的过电流保护电路的稳压器。用于解决课题的方案为了解决上述课题，本专利技术中的稳压器具备：输出晶体管；第1误差放大电路，对将所述输出晶体管输出的电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极；以及过电流保护电路，检测所述输出晶体管中流过过电流的情况，限制所述输出晶体管的电流，所述稳压器的特征在于，所述过电流保护电路具备：第1晶体管，用所述第1误差放大电路的输出电压来控制，读出所述输出晶体管的输出电流；第2晶体管，其源极接地，栅极和漏极与所述第1晶体管的漏极连接；第3晶体管，其漏极与所述第1晶体管的漏极连接；第1电阻，与所述第3晶体管的源极连接；第4晶体管，其源极接地，栅极与所述第2晶体管的栅极和漏极连接，漏极经由所述第1电阻而与所述第3晶体管的源极连接；第5晶体管，其源极接地，栅极与所述第2晶体管的栅极和漏极连接；电压控制电压源，以使所述输出晶体管输出的电压与施加在所述第1电阻的电压相等的方式控制所述第3晶体管的栅极；电流反射镜电路，输出与所述第5晶体管中流过的电流成比例的电流；以及输出电流限制电路，通过所述电流反射镜电路输出的电流来控制所述输出晶体管的栅极电压。专利技术效果依据本专利技术的具备过电流保护电路的稳压器，可根据第2晶体管与第4晶体管的尺寸比来决定限制电流与短路电流之比。因而，关于制造工序上的偏差造成的限制电流及短路电流的变动，仅微调一个电阻，即能够统一调整，因而，能够抑制芯片尺寸的增大。附图说明图1是本专利技术的第1实施方式的具备过电流保护电路的稳压器的电路图。图2是示出本专利技术的实施方式的具备过电流保护电路的稳压器的输出电流－电压特性的图表。图3是本专利技术的第2实施方式的具备过电流保护电路的稳压器的电路图。图4是本专利技术的第3实施方式的具备过电流保护电路的稳压器的电路图。具体实施方式以下，参照附图，对本专利技术的实施方式进行说明。[实施方式1]图1是本专利技术的第1实施方式的具备过电流保护电路的稳压器的电路图。第1实施方式的稳压器具有：电源端子101；输出端子102；基准电压电路103；误差放大器（误差放大电路）104；PMOS晶体管（输出晶体管）105；分压电路106；和过电流保护电路200。输出晶体管105的栅极与误差放大器104的输出端子连接，源极与电源端子101连接，漏极与输出端子102连接。输出端子102与分压电路106连接。分压电路106的输出端子与误差放大器104的同相输入端子连接。在误差放大器104的反相输入端子，连接有基准电压电路103的输出端子。通过以上构成，误差放大器104比较分压电路106的输出端子电压与基准电压电路103的电压，以使分压电路106的输出端子电压与基准电压电路103的电压相等的方式驱动输出晶体管105，从而将输出端子102控制在恒压。接着，对过电流保护电路200进行说明。过电流保护电路200具备：PMOS晶体管122、123、124及126；NMOS晶体管130、131、132、134及136；电阻125、133及137；以及误差放大器140。PMOS晶体管122的栅极与误差放大器104的输出端子连接，源极与电源端子101连接。NMOS晶体管131的栅极及漏极与PMOS晶体管122的漏极连接，源极与接地端子连接。NMOS晶体管132的栅极与NMOS晶体管131的栅极及漏极连接，源极与接地端子连接。PMOS晶体管123的栅极及漏极与NMOS晶体管132的漏极连接，源极与电源端子101连接。PMOS晶体管124的栅极与PMOS晶体管123的栅极及漏极连接，源极与电源端子101连接。电阻133的一端与PMOS晶体管124的漏极连接，另一端子与接地端子连接。NMOS晶体管134的栅极与电阻133的一端和PMOS晶体管124的漏极连接，源极与接地端子连接。电阻125的一端与NMOS晶体管134的漏极连接，另一端与电源端子101连接。PMOS晶体管126的栅极与电阻125的一端和NMOS晶体管134的漏极连接，源极与电源端子101连接，漏极与误差放大器104的输出端子连接。NMOS晶体管136的漏极与PMOS晶体管122的漏极连接，栅极与误差放大器140的输出端子连接，源极与电阻137的一端连接。误差放大器140的同相输入端子与输出端子102连接，反相输入端子与NMOS晶体管136的源极和电阻137的一端连接。电阻137的另一端与NMOS晶体管130的漏极连接。NMOS晶体管130的栅极与NMOS晶体管131的栅极及漏极连接，源极与接地端子连接。此外，由误差放大器140构成电压控制电压源201，由NMOS晶体管131及132构成电流反射镜电路202，由PMOS晶体管123及124构成电流反射镜电路203，由电阻125、PMOS晶体管126、电阻133及NMOS晶体管134构成输出电流限制电路204。接着说明过电流保护电路200的动作。PMOS晶体管122与输出晶体管105共用栅极及源极，输出晶体管105从漏极流出与向负载供给的电流成比例的电流。从PMOS晶体管122的漏极流出的电流，分配给并联连接的NMOS晶体管131和NMOS晶体管136。误差放大器140比较输出端子102的电压和在电阻137产生的电压，以使本文档来自技高网...

【技术保护点】
一种稳压器，具备：输出晶体管；第1误差放大电路，对将所述输出晶体管输出的电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极；以及过电流保护电路，检测所述输出晶体管中流过过电流的情况，限制所述输出晶体管的电流，所述稳压器的特征在于，所述过电流保护电路具备：第1晶体管，用所述第1误差放大电路的输出电压来控制，读出所述输出晶体管的输出电流；第2晶体管，其源极接地，栅极和漏极与所述第1晶体管的漏极连接；第3晶体管，其漏极与所述第1晶体管的漏极连接；第1电阻，与所述第3晶体管的源极连接；第4晶体管，其源极接地，栅极与所述第2晶体管的栅极和漏极连接，漏极经由所述第1电阻而与所述第3晶体管的源极连接；第5晶体管，其源极接地，栅极与所述第2晶体管的栅极和漏极连接；电压控制电压源，以使所述输出晶体管输出的电压与施加在所述第1电阻的电压相等的方式控制所述第3晶体管的栅极；电流反射镜电路，输出与所述第5晶体管中流过的电流成比例的电流；以及输出电流限制电路，通过所述电流反射镜电路输出的电流来控制所述输出晶体管的栅极电压。

【技术特征摘要】
2015.08.10 JP 2015-1585621.一种稳压器，具备：输出晶体管；第1误差放大电路，对将所述输出晶体管输出的电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极；以及过电流保护电路，检测所述输出晶体管中流过过电流的情况，限制所述输出晶体管的电流，所述稳压器的特征在于，所述过电流保护电路具备：第1晶体管，用所述第1误差放大电路的输出电压来控制，读出所述输出晶体管的输出电流；第2晶体管，其源极接地，栅极和漏极与所述第1晶体管的漏极连接；第3晶体管，其漏极与所述第1晶体管的漏极连接；第1电阻，与所述第3晶体管的源极连接；第4晶体管，其源极接地，栅极与所述第2晶体管的栅极和漏极连接，漏极经由所述第1电阻而与所述第3晶体管的源极连接；第5晶体管，其源极接地，栅极与所述第2晶体管的栅极和漏极连接；电压控制电压源，以使所述输出晶体管输出的电压与施加在所述第1电阻的电压相等的方式控制所述第3晶体管的栅极；电流反射镜电路，输出与所述第5晶体管中流过的电流成比例的电流；以及输出电流限制电路，通过所述电流反射镜电路输出的电流来控制所述输出晶体管的栅极电压。2.如权利要求1所述的稳压器，其特征在于，所述电压控制电压源由第2误差放大...

【专利技术属性】
技术研发人员：远藤大树，
申请(专利权)人：精工半导体有限公司，
类型：发明
国别省市：日本;JP